当两个CPU核心要求读写同一内存地址时，其后果是未定义行为吗？ 第1页

题主是想问的是CPU核间怎么同步数据吧。先说x86架构下的实现：

早期的Intel CPU（SkyLake）内部有一个高速环形总线：

环形总线的频率等于CPU的主频（最高标称主频，不含睿频），多核间的数据同步就是通过这个环形总线完成的，新一点的CPU的总线设计有变化，改成网状设计的。

一个核心对内存的操作，不加锁（LOCK前缀）的情况下，需要20-50个cycle（指令周期）才能反应到另外一个核心上。

所以

       CPU0:MOV EAX,number CPU1:MOV number,EAX     

两个核心上的EAX并不是你的期望值。

当多个核心同时写一个地址时：

       CPU0:MOV number,EAX CPU1:MOV number,EAX     

并不存在同时写的情况，只是写到当前核心的L1 cache上，再经过20-50个cycle同步到其它核心，广播cache刷新的动作是由环形总线的仲裁机制实现的，目前CPU厂商没有公布具体的仲裁原理，一般来说，只有一个核心的写入动作会成功广播出去，另外一个核心的写操作会被丢弃。

到真实的硬件场景中，你很难做到同时写入，因为不同核心的工作频率可能都是不一样的、指令可能是乱序执行的。

相对于题主说的“未定义”，我更倾向于使用“不确定”来描述这种行为。

如果加了锁（LOCK），那么多核会依次执行对应的指令：

       CPU0: LOCK ADD sum,EAX CPU1: LOCK ADD sum,EAX     

sum会最终加上两次EAX（注意每个核都有自己的EAX）。遇到LOCK指令时，CPU核心会通过环形总线通告其它核心要锁定的总线地址，如果其它核心需要修改对应的地址，就会停下来等待。LOCK前缀通常需要20个cycle才能完成总线的锁定，而一般的MOV指令，则是3-4个cycle左右（内存作为操作数）。

所以上面的这个例子，在Intel的CPU上，需要几十个cycle才能完成。

以上都是硬件层面的例子，一个设计正确的软件，需要使用锁、原子变量等操作来保护多线程编程条件下的数据正确性，这是由程序员自己实现的，如果不使用正确的同步机制，代码的实际运行结果可能不满足期望值。

对于非x86架构来说，锁的机制可能完全不同，CPU的乱序方式也不完全一样，甚至很多在x86上工作正常的代码（主要是驱动一类的代码），到了ARM上运行结果就不一样，所以，不加锁的情况下，对同一块内存的访问，不同的硬件结果可能不一样。