8088/8086在响应中断保护断电的时候到底是将当前IP保存还是IP+1保存？

8088/8086 在响应中断（包括处理保护断电的场景）时，保存的指令指针（IP）值，并不是当前正在执行的指令的 IP，也不是简单地指向下一条指令的 IP+1。它保存的是指向下一条即将被执行指令的起始地址。

让我们详细拆解一下这个过程，理解为什么会保存这个特定的 IP 值，以及它与“保护断电”的联系。

中断响应的基本流程：

1. 检测到中断发生： 无论是外部中断（如键盘输入、定时器信号）还是内部中断（如除法溢出、单步执行），CPU 都会检测到中断信号。
2. 中断确认（INTA）： CPU 发出中断确认信号，并从中断控制器那里获取中断类型号。
3. 保护当前状态： 这是关键步骤。为了能够中断当前正在执行的任务，并在中断处理完成后恢复，CPU 必须保存当前的核心上下文信息。这包括：
标志寄存器 (FLAGS)： 包含了 CPU 的各种状态信息，如零标志、进位标志、中断允许标志等。这些标志位会影响后续指令的执行，因此必须保存。
代码段寄存器 (CS)： 指明了当前程序代码所在的段。
指令指针 (IP)： 指明了下一条即将执行的指令在代码段中的偏移量。
其他通用寄存器（可选，由中断服务程序自己决定）： 虽然 CPU 核心机制只强制保存 CS、IP 和 FLAGS，但为了不破坏正在进行的工作，中断服务程序（ISR）通常会主动将一些通用寄存器（如 AX, BX, CX, DX, SI, DI, BP, SP）压栈保存。

4. 加载中断向量： 根据中断类型号，CPU 从中断向量表中查找对应的中断服务程序的入口地址（段地址和偏移地址）。
5. 跳转到中断服务程序： CPU 将中断服务程序的入口地址加载到 CS 和 IP 寄存器中，然后开始执行中断服务程序。
6. 执行中断服务程序： ISR 完成中断的处理任务。
7. 中断返回 (IRET)： ISR 完成后，执行 `IRET` 指令。`IRET` 指令会将之前保存的 CS、IP 和 FLAGS 从堆栈中弹出，恢复到中断发生时的状态。CPU 接着就能从中断发生的地方（即保存的 IP 指向的下一条指令）继续执行原程序。

为什么保存 IP 是指向下一条指令？

想象一下，CPU 正在执行一条多字节指令。例如，一条 `MOV AX, [BX]` 指令，它可能需要三个字节来表示（操作码、目的寄存器编码、源地址寻址模式）。

如果 CPU 保存当前正在执行指令的 IP： 假设这条指令的起始地址是 `0x1000`。如果 CPU 保存了 `0x1000`，当 ISR 执行完毕并执行 `IRET` 后，CPU 会将 `0x1000` 加载到 IP 中，然后尝试从 `0x1000` 处重新执行指令。这会导致指令被重复执行一次，这显然是错误的。
如果 CPU 保存 IP+1： 如果指令是三个字节长，那么 `IP+1` 指向的是指令的第二个字节。当 ISR 执行完毕并执行 `IRET` 后，CPU 会将 `IP+1` 加载到 IP 中，然后从指令的第二个字节开始执行。这同样是错误的，因为指令的执行是原子性的，不能从中途开始。

正确的方式是：

CPU 在响应中断时，会完成当前正在执行的指令（如果该指令本身不与中断响应冲突的话），或者说，在检测到中断信号时，它已经准备好处理下一条指令的获取和执行。此时，CPU 的内部指令指针（或者一个临时的指令计数器）已经指向了下一条指令的起始地址。CPU 将这个指向下一条指令的地址（即 CS:IP）保存在堆栈上。

举个例子：
假设程序执行流程是：
```assembly
MOV AX, 10h ; IP = 0x1000 (假设)
ADD BX, CX ; IP = 0x1002 (假设指令是两个字节)
```
当 CPU 执行到 `ADD BX, CX` 的时候，如果此时发生了中断，那么：
1. CPU 内部的指令计数器（或类似机制）已经指向了下一条指令，也就是假设的 `0x1004` 地址处。
2. CPU 将当前的 `FLAGS`、`CS` 以及指向下一条指令的 `IP`（在这个例子中是 `0x1004`）压栈。
3. 然后，CPU 加载中断服务程序的入口地址，开始执行 ISR。
4. ISR 执行完毕后，`IRET` 指令将 `0x1004` 从堆栈弹出到 IP，将之前的 `FLAGS` 和 `CS` 恢复。
5. CPU 从 `0x1004` 地址处的下一条指令继续执行，确保了原程序的正常流程不会中断或丢失任何指令。

关于“保护断电”：

你提到的“保护断电”可能指的是一个不太常见的说法，通常我们说的是“断电保护”或者“掉电保护”。如果是指硬件突然断电导致数据丢失的问题，那么 8088/8086 处理器本身在设计上并没有内置的机制来应对突然断电的情况。CPU 在执行过程中被断电，其内部状态（包括 IP、寄存器值）会瞬间丢失，无法保存和恢复。

然而，如果“保护断电”是指某种软件或硬件层面的异常处理机制，比如：
非法指令： CPU 执行到一条非法的指令时，会产生一个内部中断（通常是类型号为 6 的中断）。
操作数越界： 访问了不存在的内存地址等情况，也可能触发异常中断。
除零错误： 执行除法指令时，除数为零，会触发类型号为 0 的中断。

在这些内部异常中断发生时，CPU 的行为与外部中断是类似的：它会保护当前的上下文（包括指向下一条指令的 CS:IP），然后跳转到相应的异常处理程序。异常处理程序会尝试诊断问题并采取纠正措施（例如，如果可能的话，修改程序状态以继续执行，或者终止程序）。

所以，无论是哪种类型的硬件中断还是软件产生的异常中断，8088/8086 在响应时，保存的 IP 始终是指向下一条即将执行的指令的起始地址，以保证中断处理完毕后能够无缝恢复原程序执行。

总结一下：

8088/8086 在响应中断（包括各种内部异常中断）时，总是将当前代码段 (CS) 和指令指针 (IP) 的值压栈保存，并且这个 IP 是指向下一条即将被执行指令的起始地址。它完成了（或准备完成）当前指令的执行后，才将 CS:IP（指向下一条指令）与 FLAGS 一起保存，然后跳转到中断服务程序。这使得中断处理能够安全地发生，并且能够准确地恢复到中断发生前的执行点。关于“保护断电”的特定含义需要更清晰的解释，但从中断响应的通用机制来看，保存的是下一条指令的 IP。

IP本身就存放着下一条指令的偏移地址所以这两个说法等价

是的。

IP指针是在执行当前指令时，就已经指向下一条指令了，例子就是JMP，指令手册上的内容节选：

       IF near relative jump THEN     tempRIP ← RIP + DEST; (* RIP is instruction following JMP instruction*) ELSE (* Near absolute jump *)     tempRIP ← DEST; FI;     

类似的，CALL指令执行的时候要push返回地址，这个返回地址也是CALL的下一条指令，而不是CALL本身。