16nm 工艺的特点是什么？

16nm工艺：一场微缩革命的精妙篇章

在半导体制造波澜壮阔的历史长河中，每一代工艺节点的出现都代表着人类在微缩世界里对性能、能效和成本的极致追求。16nm工艺，作为20nm节点之后的重要里程碑，无疑是这场精妙革命中的一个令人瞩目且影响深远的篇章。它不仅仅是数字上的一个进步，更是一次在材料、设计和制造技术上多维度、深层次的革新，为现代电子产品的飞跃奠定了坚实的基础。

要深入理解16nm工艺的独特魅力，我们需要从几个核心维度去剖析：

一、 物理尺寸的飞跃：更小的晶体管，更高的集成度

16nm这个数字，并非随意选取，它指的是制造过程中用于定义晶体管关键尺寸（通常是栅极长度）的某个特征尺寸。虽然实际的晶体管结构比这个数字要复杂得多，但这个数字的意义在于，它标志着我们可以将更多的晶体管“塞进”同一块硅片。

具体体现在：

更高的晶体管密度： 16nm工艺能够制造出比前代工艺（如20nm）更小、更紧凑的晶体管。这意味着在相同的芯片面积内，可以集成数以亿计、甚至百亿计的晶体管。这直接驱动了芯片功能复杂度的爆炸式增长，使得更强大的CPU、GPU、AI芯片等成为可能。
更小的芯片尺寸： 同样功能的芯片，采用16nm工艺制造时，尺寸可以做得更小。这对于移动设备、可穿戴设备等对空间极其敏感的产品至关重要，能够实现更轻薄、更紧凑的设计。
更短的信号通路： 晶体管之间的距离越短，信号传输所需的时间就越少。16nm工艺的微缩使得晶体管之间的连接路径缩短，从而显著提升了芯片的工作频率和整体性能。

二、 FinFET技术的成熟与普及：打破“漏电”的枷锁

16nm工艺最显著的技术突破之一，便是鳍式场效应晶体管（FinFET）技术的广泛应用和成熟。在此之前，传统的平面栅极晶体管在尺寸缩小到一定程度时，会面临严重的短沟道效应，特别是漏电流问题（即晶体管即使在关闭状态下，仍然有电流泄漏）。

FinFET的革命性在于：

三维结构： FinFET晶体管不再是平面的，而是采用“鳍片”（Fin）状的硅结构，栅极如同“围栏”一样从三面（顶部和两侧）包围住这段鳍片。
更好的栅极控制： 这种三维结构大大增强了栅极对沟道的控制能力，有效抑制了短沟道效应和漏电流。即使在更小的尺寸下，晶体管也能更可靠地开启和关闭。
提升开关速度和降低功耗： 更强的栅极控制意味着更快的开关速度，同时由于漏电流的降低，在待机和低功耗状态下，电池续航能力也得到了显著提升。

16nm工艺是FinFET技术真正从实验室走向大规模商业化应用的关键节点，为后续更先进的工艺节点奠定了技术基础。

三、 材料科学的精进：高介电常数（Highk）和金属栅极（Metal Gate）的协同

为了配合FinFET结构和进一步提升晶体管性能，16nm工艺在材料上也进行了重要的革新。

高介电常数（Highk）栅介质： 传统的二氧化硅（SiO2）栅介质层在极薄时会因为量子隧穿效应导致严重的漏电流。16nm工艺普遍采用具有更高介电常数的材料（如HfO2及其化合物）作为栅介质。高k材料允许在更厚的层厚下实现与薄SiO2相同的电容效应，从而有效降低漏电流，提高栅极控制能力。
金属栅极（Metal Gate）： 配合Highk栅介质，传统的聚硅（polysilicon）栅极材料遇到了“等效氧化层厚度”（EOT）的限制。为了优化栅极的性能，16nm工艺开始广泛采用金属栅极。金属栅极可以更好地与Highk材料集成，提供更低的栅极电阻，并允许更灵活地调整栅极阈值电压（Vt），从而提升性能和降低功耗。

四、 工艺制造的挑战与优化：光刻、刻蚀与互连

将如此微小的晶体管制造出来，本身就是一项极其复杂的工程。16nm工艺在制造过程中面临着前所未有的挑战，也因此催生了大量的技术优化。

深紫外（DUV）光刻技术： 尽管EUV（极紫外）光刻技术已经崭露头角，但在16nm工艺时期，主流的制造仍依赖于DUV光刻，特别是248nm或193nm波长的光刻机。为了在193nm光下实现16nm的精细图形，多重曝光（MultiPatterning）技术变得至关重要。这包括双重曝光、三重曝光甚至四重曝光，通过多次曝光和刻蚀来“拼凑”出最终的精细图形。这种技术极大地增加了工艺复杂度、制造成本和生产周期。
先进的刻蚀技术： 精准且均匀的刻蚀是制造FinFET的关键。需要极其精密的等离子体刻蚀技术来形成高纵横比的鳍片结构，并控制侧壁形貌，以保证晶体管的电学特性。
低介电常数（Lowk）互连： 随着晶体管数量的增加和速度的提升，芯片内部的布线（互连）层也变得越来越密集。为了减少层与层之间信号的串扰（crosstalk）和信号延迟，16nm工艺大量使用低k介电材料来隔离金属导线。

五、 性能、功耗与成本的权衡：

16nm工艺在追求极致性能的同时，也极大地关注了能效和成本。

性能提升： 相较于20nm甚至28nm工艺，16nm工艺能够提供显著的性能提升，允许处理器运行在更高的频率下，处理更复杂的任务。
功耗降低： FinFET结构和材料上的改进，使得芯片在相同性能下功耗更低，或者在相同功耗下性能更强。这对于功耗敏感的移动设备至关重要，延长了电池续航时间。
成本压力： 尽管工艺节点提升理论上能降低单位晶体管成本，但16nm工艺引入的多重曝光等复杂技术，也意味着更高的制造成本和研发投入。这使得16nm工艺的制造成本远高于早期节点。

总结：

16nm工艺是半导体制造史上一个承前启后的重要节点。它标志着FinFET技术的成熟与大规模应用，通过三维晶体管结构有效地解决了微缩带来的漏电流问题，并结合Highk/Metal Gate等先进材料，为提升性能、降低功耗打下了坚实基础。尽管其制程中多重曝光等技术的运用带来了成本和复杂度的挑战，但16nm工艺所带来的更高的集成度、更快的速度和更低的能耗，彻底改变了计算设备的形态和能力，为智能手机、高性能计算、人工智能等领域的快速发展注入了强大的动力。它就像一位技艺精湛的建筑师，在极小的空间里构建起宏伟而高效的数字王国。

TSMC 16nm是个大进步，无怪乎一统江湖。

1，面积功耗都大幅度优化，简单说，只要你能把mask价钱忽略，16nm在各个指标秒杀28.

因为采用finfet，很多指标比28nm还好。

2，double pattern 更加痛苦，特别是版图的，我们做layout 的很无语。

3，生产周期更长，好像比28多一半的生产周期。

4，要多考虑散热的问题，密度提高导致散热问题严重。

5，hold time 解决是个新问题（28nm也有这个问题），建议做为设计策略的一部分。

总的来说，后端工具还算是比较支持的。

另外增加点：

1，优秀的设计公司一定要走在设计的前沿，好的设计手段可以为产品带来50%的成本优势。

2，有钱有能力的公司要自己建设计团队，比设计服务公司可以多10+%的优势。

3，越极端的设计风险越高，但是收益越大。（比如，我们电压设计在0.4v了，带来的功耗优势极大）。当然了，你得自己去仿真setup/hold 的margin等。