百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  不同闪存容量大小的 iPhone 7 的写入速度的差异是什么原因造成的? 
  如何看待 NVIDIA 称「我们的 GPU 显卡比 CPU 节能 42 倍」? 
  中央处理器(CPU)内部电路连起来有多长? 
  给RISC-V设计自定义指令,有什么需要注意的事情吗? 
  64位操作系统(CPU)如何兼容32位程序/软件?请看详情。? 
  如果三星收购amd会如何? 
  半导体行业竞争最核心的是什么? 
  如何降低CPU和显卡温度? 
  为什么当年 FC 的硬件那么容易就被山寨? 
  为什么说 Gmail 达到了前端技术的最尖端? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2024-05-19 - tinynew.org. All Rights Reserved.
© 2024-05-19 - tinynew.org. 保留所有权利