百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  为何微软不在新的操作系统中让 32 位支持大于 4GB 的内存? 
  在元宇宙世界中,我要怎么证明「我是我」? 
  如何学习练习给电脑清灰? 
  近十年CPU速度有较大提高么? 
  RAM为什么是随机存储? 
  为什么台式机CPU还没有整合芯片组(南桥)? 
  多核之后,CPU 的发展方向是什么? 
  网上到处转码编程成功的,现实中真的容易吗? 
  有哪些对用户造成物理攻击的软件BUG案例? 
  超威半导体(AMD)的三代锐龙中央处理器(CPU)哪个最有性价比? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2025-02-02 - tinynew.org. All Rights Reserved.
© 2025-02-02 - tinynew.org. 保留所有权利