百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  多核的流行是否表明单个 CPU 核心性能的提升已达瓶颈阶段? 
  CPU 的指令集存放在什么地方? 
  有哪些芯片流片失败的故事? 
  为什么有的 Vision Transformer 中的 key 不需要 bias ? 
  如何看待手机内存 RAM 容量疯长甚至有隐隐超过电脑通用 8G 的趋势? 
  三本计算机真的比985生化环材土木水利工资高吗? 
  2020年AMD的CPU如此火爆,对此英特尔会采取怎样的措施? 
  用计算器打 CS,实际上真的可以实现吗? 
  想问r7 5800h笔记本可以撑多久?16g内存可以撑多久,本人今年大学学计算机到硕士算7年。够吗? 
  有哪些性价比高的笔记本电脑值得推荐? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2025-06-17 - tinynew.org. All Rights Reserved.
© 2025-06-17 - tinynew.org. 保留所有权利