百科问答小站 logo
百科问答小站 font logo



cpu对于内存的读写会受制于内存延迟,处理逻辑更类似于web的阻塞模型还是异步模型? 第1页

  

user avatar   bei-ji-85 网友的相关建议: 
      

简单点说,就是阻塞,CPU没有任何异步的机制获取cache刷新的通知。唯一的异步机制是做DMA的才有,但那是外设。

为啥不好测?也能测出来,搞乱cache刷新算法的方式有很多。只不过大部分情况下,代码只能做到L1/L2 cache miss,L1的延迟一般都在5个cycle以内,L2的延迟在10个cycle左右,到了L3也不过才几十个,而且要有足够大的内存才能让L3每次都miss,并且因为访问内存并不是每条指令都有。

网上有各种测缓存延迟的代码,本质上都是让cache不停的miss




  

相关话题

  内存(DRAM)的连续读写速度和随机读写速度是一样的吗? 
  用GPU加速转码压片比3900X还快正常吗? 
  为什么电脑 CPU 不像手机 SoC 那样设计成大小核? 
  准大一,软件工程,想进互联网大厂,这四年应该做些什么? 
  计算机掉电的时候 CPU 真的会中断吗?操作系统会进行那些动作? 
  一个芯片产品从构想到完成电路设计是怎样的过程? 
  讲解verilog的经典书有哪些呢? 
  内存大有什么坏处? 
  有哪些你觉得逆天的电脑硬件? 
  选择AMD处理器 将承担的风险有什么? 

前一个讨论
是否有可能以USB Type-C物理接口替代SATA物理接口?
下一个讨论
如何看待12306火车停运却不通知乘客的行为?





© 2024-12-22 - tinynew.org. All Rights Reserved.
© 2024-12-22 - tinynew.org. 保留所有权利