主板空间这么大，为啥cpu不做大点？ 第1页

发现早有文章更具体的说了这个问题，比我讲的好很多

再加上这篇就可以解决无意义的争论了

其实制约这个东西的是光速.

至于此回答下愤怒的集成电路从业者,光顾着喷人没有做阅读理解,实际上,第一,导体里面信号是电磁波,它的速度就是该介质内光速,第二,搞工程的时候一般把光速引起的延迟统一到wire delay里面去了,换个马甲就不认识了?要是说wire delay不影响主频和面积,那就只能摊手了.

换句话说,光速早已限制住了单核的主频,所以大家都在往单die多核方向走,但是还是因为光速的限制,这个多核的高速区做不了太大,所以做大die划不来.

评论区有人抬杠,那么放个文献,大家有兴趣看一下,比我说的具体很多

https:// arxiv.org/pdf/quant-ph/ 9908043.pdf

现在主流cpu接近5ghz了,满打满算一个时钟周期光速也就走5.9厘米,何况芯片内导线上的信号速度达不到光速

而一个时钟周期是包括一个上沿和一个下沿的.

这就导致高速单元的面积受限,片上虽然可以靠倍频器,高速区域与低速区域分离,然后到基板变成串行信号保证带宽,但是每个高速区域都是一片孤岛,孤岛的面积被光速画了个上限.

所以你在极限超频里可以看见7ghz多,然而十年了没人打破记录.

高速区域如果受限了,那么更大的die你就只能设计另一个高速区域,那么就划不来了,因为面积与良品率息息相关(die的大小与良品率的关系,这个一直是各大厂商机密.),这时候划算的举动就是做两个die,放到同一个cpu里去

例如奔腾D,人称胶水双核,性能不太行,就是增加了并行能力.

所以一个die的面积有限,在一个die能满足主流需求的时候,肯定不会上第二个die.而现在服务器的cpu已经3000针,半个多手掌大了.

总之市面上你看见的核心的大小,基本上是综合利弊算出来的最优大小.

而并行的计算单元更好设计一些,所以你看1080ti的die体积极大.

至于你说主板上cpu的大小,这基本上是由底下有多少针决定的,现在普遍在一千针左右,负责连接所有内存,并提供几十条pcie线,外带给cpu供电.

现在一个针脚大概能给到5a,9700k最大电流255A,要占用100多脚供电吧,另外显示核心还没算.

而服务器现在是3000针左右,一块主板5000+,普通消费者一般不买.

所以现在市面上单路电脑的各方面其实是互相牵制的,一般是隔几代换一次cpu针脚,针脚数就基本决定了cpu的体积,也由于要兼容散热器之类的,所以看起来变化不大,

实际上你这个想法也是有价值的,甚至有很多人在研究,不过思路是淘汰pcb,直接用堆叠焊接die的方式形成超级大的芯片,但是现阶段也是买不起,划不来的技术.