如何看待阿里巴巴旗下 「平头哥」发布首枚芯片 ：玄铁 910？ 第1页

感谢邀请；

先摘录两个关键段落：

• 玄铁910把自研架构中经过产品验证的指令技术与RISC-V精简指令技术融合，在指令方面相比原始的RISC-V稳定可靠，同时有20%以上性能的提升。
• 玄铁910在原有高性能处理器2发射的基础上，发展成3发射并行架构，流水线深度从10级发展成12级，单位性能提升40%以上，达到7.1 Coremark/MHz，工作主频达到2.5GHz。

利害相关，我司及其所代表的生态圈并非RISC-V支持者，难免存在天然的偏见；

首先，流水线加长，频率提高，这像是效仿多年前奔腾4的理念，当年结果是INTC的Pat被赶去VMware了。目前玄铁的指标，像是暴力拉升的，也许未来会有向后兼容的弊端，甚至成为产品演进的历史遗留弊端；两种典型暴力设计，加流水线，或加cache，代价就是升频，然后散热问题跟频率是立方关系。前者，流水线长了，idle time也增加了，所以要搞out of order博弈型引擎偷步（乱序的OOOE），直至，类似Intel那种的内存泄露了，安全补丁就没完没了。但做IOT应用要简单。Intel现在做CPU不如苹果，根源之一是向后兼容性的承诺。

高性能CPU设计已经严重依赖workload，用冗余设计思路打包各种short cuts，结果就是动辄几十亿晶体管，die都大到要物理变形了：），而RISC指令集太短，复杂指令没有，无法构造short cuts. RISC-V的指令扩充和演进还需要数个迭代，眼见ARM服务器已然迭代了多少次；期待平头哥进一步的测更多workload，扩充几百条指令集，演进设计。目前的产物在高性能方面还没有戏，是原生缺陷，但是做单线程的IOT应用OK。

这又涉及RSIC与CISC的争论，后者里面有超长指令，可以针对性的对这一条指令设计几百万个晶体管的short cut，RISC指令实现可能就是几百条短指令，指令解码的时候怎么判断后面还有几百条？想设计short cut都无从下手。X86 CISC是面向程序员的，往下的uARCH就是RISC型的微代码，这就是服务器赛道优势，ARM指令集不做重大扩展到长指令，性能就很快接近天花板了，加了长指令，那还算RISC吗，因此risc-v目前不会有亿晶体管的设计。

高性能计算方向可以再等等，IOT/AIOT方向可以百花齐放的。