强大的究竟是苹果的M1还是台积电的5nm？ 第1页

很多人都低估了台积电的设计能力。也低估了台积电专利的广度与深度。

当初苹果 iPhone 6，A8 处理器打算要从三星转到台积电时，三星扬言敢侵犯专利的话就要告死苹果与台积电。台积电当初派了一个约 50 人的设计团队进驻苹果总部。与苹果协同，用了约半年时间先协助苹果解决 A6 的设计问题，并同时设计出 6 款 CPU，绕过三星专利改用台积电自己的 IP 专利。

台积电这些设计专利是只送不卖的。只要在台积电生产，这些专利随便客户用。但是如果转单... 对不起，通通不给用。

苏妈曾经在 HotChip 大会上做过一次演讲。过去 10 年间，芯片的效能提升 60% 来自工艺的进步。而只有 40% 来自设计。

当然，苹果的设计功力也是很好的。不然也不会同样 5nm，华为的麒麟 9000 比起苹果的 A14 效能还是落后一些。

而 M1 效能主要来自几方面。一个是苹果的设计功力。一个是 5nm 制程。最后是先进封装。可以看出后面这两个都是来自台积电。

这边讲一下先进封装。理论上 CPU、Memory、Flash 等这些主要组件都可以设计在一颗芯片上面。这种设计统称为 SoC。此时由于传导路径最短，芯片的效能可以最大化。但是问题在于这样设计极其复杂，而且成本极高。所以一般只会用在简单的微控制器。

先进封装就是要解决这些问题。把不同制程的芯片通通封装在一起。这就是「异质封装」。Intel 把先进封装分为三个层次。如下图所示：

前面两种方案目前都已经有成品。多芯片的代表就是 AMD Ryzen CPU 与 Apple M1。透过 Chiplet 设计，我们可以看到这种先进封装技术带来的效能大幅度提升。

而第二种硅中介板封装，实际上就是台积电的 CoWoS 封装。目前采用的就是 Nvidia Tesla P100。在全球前 500 名超算系统中有 136 个采用 Nvidia 的 GPU 加速系统。

最后一种 EMIB/3D Interchip 异质整合封装是在矽芯片层次的封装。目前市面上没有成品。但是台湾已经做出来了。这个效能有多惊人呢？据说用 35nm CPU 与 55nm 的 RAM 封装在一起。用矿机测试，可以达到 Nvidia 16nm GPU 矿机 6 -9 倍效能。

而 M1 目前只用到第一层最简单的多芯片封装方案。那你们觉得 M1 的效能有多少来自苹果自己的设计功力，又有多少来自台积电的制程功力呢？

最后提一点。台积电的专利与设计并不只在芯片上。ASML 的初代浸润式光刻机当初在研发时是林本坚带着台积电将近 100 位工程师跟 ASML 协同开发的。而新一代的 EUV 光刻机的调试与部分研发工作是在台积电 P12 厂完成的。P12 厂就是台积电新竹总部隔壁的实验工厂。所以 ASML 的光刻机里面台积电拥有许多「核心」专利。而台积电在光刻机的「核心」专利是不给其它人用的。所以 ASML 交给台积电的光刻机等于专门量身打造的。

那你们现在知道为什么三星与 Intel 对 EUV 光刻机一直都搞不定的原因了吗？