百科问答小站 logo
百科问答小站 font logo



A11处理器有55亿个晶体管,假如一秒钟设计一个晶体管,那也需要十几年,工程师如何设计这么多晶体管? 第1页

  

user avatar   acalephs 网友的相关建议: 
      

因为我们有EDA(Electronic design automation, 电子设计自动化)工具呀……

首先,这几十亿晶体管里有99.999…%都是数字电路,模拟电路从晶体管数目上来说是很少很少的(虽然面积可能不小,因为模拟电路的单个晶体管尺寸可能比数字电路大很多,而且电容电感电阻这些模拟原件面积都很大)。

对于模拟电路、大部分数模混合电路和少数全定制数字电路,确实是一个管子一个管子搭起来的。但是这种电路要么管子数量很少,要么有很多模块可以大量复用(比如SRAM……),所以工程量可以接受。

对于占大头的数字电路,是通过硬件描述语言(verilog和vhdl)和大量的自动化工具实现的。首先,顶层的架构设计师给出电路功能的行为级描述,然后rtl工程师写出电路的rtl(寄存器传输级)代码,rtl代码经过综合工具会生成门级网表,后端工程师将门级网表输入后端工具进行布局布线,最后再手工修复自动布局布线的bug。

这里面rtl工程师写的一句代码可以对应几十个甚至成百上千个逻辑门,在后端自动生成几千个晶体管,这个过程基本全是工具自动完成。比如你在设计中花几十行代码声明了1kb的缓存,eda工具就会自动拷贝1024个8bit SRAM单元并完成布局布线,这就是差不多十万个晶体管了……

除了需要手动修复drc/lvs bug的后端工程师,其他数电团队的人并不需要直接和这数不清的晶体管打交道,只要写rtl代码并给出适当的设计约束,剩下的交给eda软件和后端工程师就好了。

所以请大家善待后端/layout工程师!


user avatar   chen-cheng-yuan-19 网友的相关建议: 
      探轶四学院创始人的性格和精神宗旨,以及出自四学院的学生如何贯彻他们的学院宗旨。


  

相关话题

  如何看待「本科生自制光刻机」这一报道?有哪些意义和局限性? 
  如何看待海思麒麟 980 处理器? 
  如果我国所有军备芯片只有14NM,美国军备芯片是5NM,那么在战争上的差距会体现在什么地方? 
  AMD Zen2偶发,Zen3高发的WHEA-18错误,可能是由什么原因造成的? 
  美国封杀华为,中芯国际能够替代台积电实现芯片自立吗? 
  如何评价苹果探索 RISC-V 架构? 
  苹果换自家M1 CPU能够那么快上市,为何国内操作系统和CPU公司为何不借鉴一下? 
  低功耗CPU是怎么做到的? 
  如何看待消息称张汝京创办的芯恩 (CIDM)8 寸芯片厂正式投片成功? 
  为什么 Intel 在 10980xe 后至今没再推出 X 系芯片? 

前一个讨论
毛文龙是一个怎样的人?
下一个讨论
毛文龙擅长使用什么战术?





© 2025-05-03 - tinynew.org. All Rights Reserved.
© 2025-05-03 - tinynew.org. 保留所有权利