百科问答小站 logo   百科问答小站
问题

芯片在ATE阶段主要是检测什么？ATE在芯片制造过程中处于什么阶段？

回答
ATE 阶段的核心任务：揭开芯片“真面目”

在琳琅满目的电子产品背后，一颗颗小小的芯片扮演着至关重要的角色。而要让这些芯片能够安全、可靠地为我们服务，它们需要经历一系列严苛的“考研”，其中 ATE（Automatic Test Equipment，自动测试设备）阶段是至关重要的一环。那么，在 ATE 阶段，我们究竟在检测些什么？它在整个芯片制造流程中又扮演着怎样的角色呢？

ATE 阶段：芯片性能的“终极审判”

ATE 阶段，顾名思义，就是利用高度自动化的设备对芯片进行全面的功能和性能测试。这就像是给芯片进行一次“全身检查”，确保它在出厂前符合所有的设计规格和质量标准。在 ATE 阶段，检测的重点主要集中在以下几个方面：

1. 功能验证 (Functional Verification): 这是 ATE 最核心的任务。简单来说，就是看芯片能不能按照设计要求正常工作。工程师会向芯片输入各种预设的激励信号（也就是我们常说的“测试向量”），然后观察芯片的输出信号是否与预期一致。这涵盖了芯片内部各个逻辑单元的运转情况，例如：
指令执行： 对于微处理器等核心芯片，需要验证其能否正确执行各种指令集，包括算术运算、逻辑运算、数据传输等。
数据通路： 检查数据在芯片内部的流动是否顺畅，是否存在数据丢失、错误传输等问题。
接口协议： 验证芯片与外部世界通信的接口是否符合标准，例如 USB、HDMI、SPI、I2C 等，确保数据能够准确无误地交换。
状态机逻辑： 很多芯片内部都包含状态机，用于控制其工作流程。ATE 会测试这些状态机是否能按照正确的顺序和条件进行状态切换。
中断处理： 确保芯片在接收到中断信号时能够及时、正确地响应。

2. 电气参数测试 (Electrical Parameter Testing): 芯片的正常工作离不开一系列精确的电气参数。ATE 会对这些参数进行严格的测量，以确保其在设计范围内：
电压裕量 (Voltage Margins): 测试芯片在不同电压下的工作稳定性，以及其能承受的最高和最低工作电压。
时序参数 (Timing Parameters): 芯片内部各种信号的传输速度、延迟时间等都对性能至关重要。ATE 会精确测量这些时序，如建立时间 (Setup Time)、保持时间 (Hold Time)、时钟周期 (Clock Period) 等，确保芯片在规定的时钟频率下能够正常工作。
功耗 (Power Consumption): 尤其对于低功耗设备，功耗控制是关键。ATE 会测量芯片在不同工作模式下的功耗，确保其符合设计要求。
漏电流 (Leakage Current): 即使在不工作状态下，芯片也会有微小的电流泄漏。ATE 会测量漏电流，过高的漏电流可能导致功耗增加或芯片不稳定。
输入/输出电平 (Input/Output Levels): 检查芯片的输入信号识别能力和输出信号驱动能力是否符合标准。

3. 速度测试 (Speed Testing): 芯片的运行速度是其性能的重要指标。ATE 会在不同的工作频率下对芯片进行测试，找出其最高稳定工作频率，并确保其在设计标称频率下能够稳定运行。这通常是通过增加工作频率，直到芯片出现功能错误或性能下降来实现的。

4. 可靠性测试 (Reliability Testing): 虽然 ATE 主要关注的是芯片在正常工作条件下的性能，但一些基础的可靠性测试也会在这一阶段进行，以筛除明显的“坏点”。例如，一些简单的温度或电压扫描，可以初步发现一些在极端条件下容易失效的芯片。更深入的可靠性测试（如寿命测试、应力测试）通常会在 ATE 之后，单独进行。

5. 良率分析 (Yield Analysis): ATE 的测试结果会被详细记录和分析。通过对大量芯片的测试数据进行统计，可以计算出芯片的良率（Pass Rate）。低良率通常意味着在制造过程中存在问题，需要追溯和改进。ATE 产生的数据对于优化制造工艺、提高良率至关重要。

ATE 在芯片制造流程中的位置：质量的“最后一道防线”

ATE 在整个芯片制造流程中，通常处于 后道封装测试 (PostPackaging Test, PPT) 阶段。让我们梳理一下芯片制造的典型流程，以便更清晰地理解 ATE 的位置：

1. 晶圆制造 (Wafer Fabrication): 这是芯片制造的源头。在硅片上通过一系列复杂的光刻、蚀刻、沉积等工艺，形成成千上万个独立的芯片（称为“裸片”或“Wafer Dies”）。
2. 晶圆测试 (Wafer Sort / Wafer Test): 在晶圆制造完成后，但芯片尚未被切割成独立的单元之前，会进行初步的晶圆测试。通常使用专用的探针台 (Prober) 对晶圆上的每一个裸片进行简单的功能和参数测试。这个阶段主要是为了 “剔除明显的废品”，避免将不良品送到后续昂贵的封装环节。虽然晶圆测试也使用自动设备，但其设备和测试项目相对 ATE 来说会更基础一些。
3. 封装 (Packaging): 通过晶圆切割，将晶圆上的一个个裸片分离出来。然后，这些裸片会被安装到封装基板上，并通过引线键合 (Wire Bonding) 或倒装芯片 (Flip Chip) 等技术，连接到封装的引脚上。封装不仅是为了保护芯片，更是为了方便芯片与外部电路板的连接。
4. ATE 测试 (PostPackaging Test, PPT): 这就是我们重点讨论的 ATE 阶段。 封装完成后的每一颗芯片，都会被送到 ATE 设备上进行全面的、更细致的测试。这一阶段的测试目的是 “确保封装后的芯片完全符合所有设计规范和质量要求”，它是芯片出厂前的“最终把关”。ATE 的测试精度、测试项目和测试速度都远高于晶圆测试，因为封装后的芯片结构更完整，测试也更全面。
5. 最终出货 (Final Shipment): 经过 ATE 测试合格的芯片，才会被贴上标签，打包，最终出货给客户。

总结来说，ATE 是芯片制造流程中一个承前启后、至关重要的环节。 它建立在晶圆制造和封装的基础上，是质量控制的 “最后一道防线”。晶圆测试负责初步筛查，而 ATE 则进行更全面、更深入的验证，确保每一颗流向市场的芯片都是高性能、高可靠性的优质产品。可以说，没有 ATE，我们今天所享受到的稳定、可靠的电子产品将是无法想象的。

网友意见

user avatar

先来简单的回答一下两个问题，再展开来谈。

  1. 芯片在测试阶段主要检测其在制造过程中的缺陷。
  2. ATE测试是在post-silicon阶段，也就是制造完成后，对芯片进行测试。

为什么要做测试？

在这里要引出来两个概念defects和fault models，也就是是缺陷和故障模型。

缺陷：是指电路因物质方面的原因而改变了其本来的结构，它出现在器件制造或使用阶段，通常是指因制造加工条件的不正常和工艺设计有误等造成电路不正常的物理结构，例如引线的开路、短路等.

故障：是缺陷抽象级的表示，由于引起芯片发生故障的制造缺陷原因多种多样，为了便于分析和判断故障，需要将故障的特征进行抽象和分类，把呈现同样效果的故障归并成同一种故障类型，并使用同一种描述方法，这种故障描述方式称为故障模型。

ATE测试就是为了检查制造缺陷过程中的缺陷。更多关于缺陷和故障模型的介绍可以参考我这篇文章：

接下来谈谈ATE，之前在另一个回答下也详细介绍过。

芯片测试概述

芯片测试分两个阶段，一个是CP（Chip Probing）测试，也就是晶圆（Wafer）测试。另外一个是FT（Final Test）测试，也就是把芯片封装好再进行的测试。

CP测试的目的就是在封装前就把坏的芯片筛选出来，以节省封装的成本。同时可以更直接的知道Wafer 的良率。CP测试可检查fab厂制造的工艺水平。现在对于一般的wafer成熟工艺，很多公司多把CP给省了，以减少CP测试成本。具体做不做CP测试，就是封装成本和CP测试成本综合考量的结果。

一片晶圆越靠近边缘，die（一个小方格，也就是一个未封装的芯片）出问题的概率越大。

随着芯片规模的越来越大，测试也更为复杂。ATE（Automatic Test Equipment）也就应运而生。 目前ATE公司最大的是Teradyne和爱德万，NI目前也在做这一块，并且很多小公司都在用NI的仪器。国内的公司知名的有长川科技。

ATE作为集成了众多高精密的Instruments的设备，价格自然不菲。一台泰瑞达的高端Ultra Flex可以买上海的几套房！

芯片测试流程

在测试之前，当然要有ATE设备，CP测试需要Probe Card, FT测试需要Load board, Socckt等。来一张全家福吧。最下边左一是Load Board(又叫DUT Board), 左二是Probe Card.

然后由芯片设计公司来提供Design Spec和Test Spec(datasheet)来制定Test Plan,开发测试程序，建立测试项。

Test Plan示意图：

一般测试通常包含以下测试项：

DC parameters Test

主要包含以下测试，Continuity测试(又称open/short test)主要是检查芯片的引脚以及和机台的连接是否完好。其余的测试都是检查DC电气参数是否在一定的范围内。

Continuity Test

Leakage Test (IIL/IIH)

Power Supply Current Test (IDDQ)

Other Current/Voltage Test (IOZL/IOZH, IOS, VOL/IOL, VOH/IOH)

LDO，DCDC 电源测试。

以下这张图就是open/short test原理示意图，DUT（Device Under Test）的引脚都挂有上下两个保护二极管，根据二极管单向导通以及截至电压的特性，对其拉/灌电流，然后测试电压，看起是否在设定的limit范围内。

整个过程是由ATE里的instruments PE(Pin Electronics)完成的。

Digital Functional Test

这部分的测试主要是跑测试向量（pattern），pattern则是设计公司的DFT工程师用ATPG（auto test pattern generation）工具生成的。

pattern测试基本就是加激励，然后捕捉输出，再和期望值进行比较。

与Functional Test相对应的的是Structure Test，应用Structure Test能更好的提高覆盖率。

当然还有Build-in-Self-Test (BIST）主要是针对memory进行的测试。

AC Parameters Test

主要是AC Timing Tests，包含Setup Time, Hold Time, Propagation Delay等时序的检查。

ADC and DAC Test

主要是数模/模数混合测试，检查信号经过ADC/DAC后的信号是否符合期望，这个地方涉及到的信号知识比较多。总体来说包含静态测试和动态测试。

Static Test – Histogram method (INL, DNL)

Dynamic Test – SNR, THD, SINAD

其他测试

除了以上常规测试项，根据芯片的类型不同可能会进行不同的测试，比如RF测试，SerDes高速测试。

除此之外还有Efuse测试，Efuse最终会在芯片上烧写这个芯片的基本信息，包括制造厂商代号，wafer的批次及编号，这个die在wafer上的坐标以及时间等，方便后续对有问题芯片的溯源。

一个基本的测试流程图如下：

所有的测试项都是在ATE上执行的，一般会执行几秒到几十秒，因为ATE是根据机时来付费的（很少有海思，苹果这种土豪公司一次买数十台），所以缩短测试时间变得尤其重要！另外一般芯片在量产测试的时候，都是百万颗或者千万颗，每个芯片节省一秒，总体来说缩短的时间还是很可观的。

在测试执行完成后，ATE会输出一个Datalog，以显示测试结果。对于测试pass或fail测试项的不同，也会对其进行分类(Bin)，最后由Handler分拣。

datalog 示意图：

以上就是芯片的测试完整流程。再放两张芯片测试的封测厂/实验室的环境图：

写在最后：

一个完备的的芯片测试不是靠芯片测试工程师一个人完成的，而是需要设计工程师，DFT工程师的支持，以及由可靠的EDA工具，优秀的硬件支撑等多方因素共同决定的。

芯片测试是极其重要的一环，有缺陷的芯片能发现的越早越好。在芯片领域有个十倍定律，从设计-->制造-->封装测试-->系统级应用，每晚发现一个环节，芯片公司付出的成本将增加十倍！！！

所以测试是设计公司尤其注重的，如果把有功能缺陷的芯片卖给客户，损失是极其惨重的，不仅是经济上的赔偿，还有损信誉。因此芯片测试的成本也越来越高！

在 IC 行业，每一个环节都要十分小心，一次流片的费用在数十万美金，一天的ATE机台使用几百美金。而一个芯片的利润可能只有几美分。这也是IC行业投资周期长，收益少的原因，基本前几年都在亏钱。幸运的是国家越来越重视芯片了，期待国内IC发展能越来越好。

往期精彩文章：

为什么最好的光刻机来自荷兰，而不是芯片大国美国？

一个芯片产品从构想到完成电路设计是怎样的过程？

低功耗CPU是怎么做到的？

我国的光刻机开发得怎么样了？

学校要求自学verilog hdl，请问有哪些比较好的入门的材料？(书籍，慕课等谢谢)？

类似的话题

本站所有内容均为互联网搜索引擎提供的公开搜索信息，本站不存储任何数据与内容，任何内容与数据均与本站无关，如有需要请联系相关搜索引擎包括但不限于百度，google,bing,sogou 等

© 2025 tinynews.org All Rights Reserved. 百科问答小站 版权所有

服务条款
联系我们
关于我们
隐私政策
友情链接
知乎
百度问答
搜狐
新浪