请问国内外EDA产品的技术差距主要在哪些方面？ 第1页

EDA分成很多层次。

（1）模拟电路和数字电路设计，这是两种技术。

Cadence 和 Siemens EDA，可以从模拟电路到数字电路的EDA。

从元器件设计到集成电路设计，能完整支撑模拟电路和数字电路的也是这两家企业为大。

数字集成电路设计另一个强者是Synopsys。

中国的早期EDA主要是模拟电路，数字电路系统在原理图级设计，PCB的布局布线上。逐步可以做仿真分析。因为中国的元器件库与中国EDA软件的参数，数据格式和计算精度有较大的差别，所以在上个世纪90年代被国外的EDA软件替代啦。

（2）顶层设计，PCB数十层的布局布线，逻辑综合，集成电路的布局布线是巨大的挑战。

用算法进行设计，这是一种典型的顶层设计，例如用数学描述一个信号处理工程，进行仿真验证，直接根据工艺库进行综合，布局布线，形成芯片码表，有半导体厂制作芯片的方法。这个方法不用Verilog和VHDL这种逻辑描述语言设计。Cadence在这个方面的能力很强大。我国没有EDA软件报道过类似的顶层到底层的设计方法。Cadence在上个世纪九十年代就具备这样的工具。

PCB的难度是自动布局布线，而目前很多PCB已经是三十二层及其以上，目前没有报道国产PCB最多布多少层。这个技术不突破，直接关系到面积更小，管芯数更大的集成电路的布局布线和布通率。试想，几百亿个管芯的集成电路，如果自动布局布线技术不好，想靠人工布通那就是天方夜谭。

逻辑综合，指根据Verilog和VHDL语言，指定一个工艺库，自动形成这个工艺库的数字电路。一个是逻辑综合的水平，一个是与全世界半导体企业工艺库结合的能力。目前最好的是Synopsys。没有听说过中国有可以与这些EDA软件厂商水平一致的。

（3）EDA工具与硬件仿真器结合的设计与验证，保证芯片功能设计的准确性。

Cadence的软件与硬件仿真器结合可以做芯片的逆向设计。就是你要模仿一个芯片，需要有一个已知的芯片，然后把设计芯片的输入同时加载到设计和在硬件仿真器的芯片上，回收设计芯片与硬件仿真器上芯片的输出进行对比，可以避免投片后验证发现功能重大失误的投片成本的损失。也可以在硬件仿真器上接入一个真实的系统，设计的芯片是其中的一个部分，让这个芯片设计功能参与到真实系统的验证中，确保芯片与系统的完整性。没有听说国内EDA可以做这个硬件仿真器。

（4）EDA的输出可以与CAD，Anasys结合进行机械，热力学，电磁兼容性的分析。

很多设计在布局布线完成后，需要考虑热力学（温升）和内部电磁干扰，这时需要EDA输出结构和参数给Anasys软件，进行热，电磁等分析。转换成CAD图主要是结构位置关系，Anasys根据各种参数可以进行分析。没有听说国内EDA可以结合Anasys或者其他分析软件进行热力，电磁分析的。

这些是我用EDA工具，Synopsys和Cadence的真实体验。也是与国产EDA的一个简单对比。