如何看待《Nature》发布的新研究：摄像头是天生的神经网络，速度超越传统方法千倍? 第1页

《Nature》披露的信息量有限，推测一下：

这猜测是拿raw的data graph在传感器层面直接算的意思吧（analog有一个运算思路就是模拟滤波电路）；当然这个raw就是CMOS还原+去噪之后回来的落盘数据了。

省掉了各种转换、精度丢失、搬数能耗…是好设计；应该是取代视觉CNN ASIC的合理路径，其它nn不适用吧…。算法前置（印刷/印刻）到传感单元，路线可行，但工艺决定了经济价值，还得取决于通用性，或者说是印刷（可编程的）成本。而向SdC方向推进的难度在于制造（硬迭代）成本，几年后的eASIC可能是路径，但若要通过改变光电突触的响应来调节权重，就需要可再编程的方案吧…

Geoffrey E Hinton不是旷日持久的批判CNN缺陷么，其中一条是不能建立4-6维关联，然后就推广他的capsule计划，其实也是站在graph的视角看全局， 倘若CIS在视觉神经单元上植入算法(analog也行)和高维interconnect，不妨是个解决方案。一帧就是一个graph，也可以说成就是那些光电突触在一个单位时隙的算力。

其实是个工艺和经济价值问题，在160nm尺度的CMOS单元之间加一点14-28nm的逻辑电路，die的尺寸变化不大，就是材料怎么同时满足光电感应和运算(数字/模拟) … ，工艺节点肯定得按运算那部分走，那yield会怎样？pitch越细，工艺成本和良率都越会差～

但是，这个"印刷"动作才是核心机密，是一次性的，还是可以再编程的，eASIC是一次性。（这个层面可能是analog更有效？）

应该也不用担心面积问题，CMOS缩放差，大概28nm也用不上，记得光栅都是50nm+，光电转换单元是受光学（衍射）干扰的，所以电路不能缩小，几百也是正常。

猜测短期有工艺问题，光电转换电路跟logic电路混在一起，材料有差别的，找到两者都兼容的材料工艺可不容易；此外，文中提到了的二硒化钨涂层，为此产线也要改的。

冯诺依曼墙后面就是电子墙，数字电路不够用，或是回到analog，或是前进到photon。：）