如何看待乌合麒麟收回“道歉”的声明？第2页

1 2 3 4 5 6

网友的相关建议:

乌合麒麟的爱国行为正在成为一种宗教

bo-bo-jin-tian-chi-shi-yao 网友的相关建议:

对于乌合麒麟道歉这一系列事，这张图又可以派上用场了。

另外想问问知友，大家预计这张图能用多久?

he-yun-87 网友的相关建议:

在one-hundred周年来临之际把自己送上热搜的，无论出发点如何，都是NC。

luv_letter 网友的相关建议:

之前我就说过了, 目前很多所谓的「知识」「科普」本质都是键政流量, 而科技区的「沸腾」流量本质也是键政流量.

原「沸腾博主」无中生有(华为未发表这类技术)、张冠李戴(海思是芯片设计公司, 不会参与这类技术研发; 而已有的 TSV 堆叠技术属于台积电, Nand 堆叠技术属于三星等存储芯片厂商), 却被宫廷画师奉为圭臬, 原po被打脸还能对线, 甚至抛出了「你怎么知道XX没有」这样的诡辩论大法, 最后无奈之下发布了两则阴阳怪气的道歉, 最后居然还能有脸把道歉收回去.

最后的对线变成了病急乱求医, 把 Tri-Gate 当作堆叠, 把 Nand 的堆叠当作「性能提升」, 最后好不容易找到了 TSV 技术下的 HBM 堆叠和缓存堆叠, 但是仍然和最初表述仍然相差甚远. 此时那个沸腾数码博主早就跑路了.

在我的观察里, 中文互联网的科普一直以来有两个问题:

了解技术的专家往往写不出好的科普, 因为他们会不自觉地把科普当作人设建立的过程, 或者是高估观众对基础知识的掌握, 无异于空中楼阁.
键政圈的科普往往会成为暴论总动员, 反正观众不讲逻辑, 他们也可以不讲逻辑, 只要最后能沸腾(娱乐性)就行.

知乎上以前经常会出现前者, 很多观众出于「皇帝的新装」的心态点了赞; 而现在互联网逐渐下沉之后, 后者越来越多.

有八个字叫: 爱国敬业诚信友善

宫廷画师的大作讲道理我欣赏不来, 阴阳怪气道歉了两次, 最后收回的时候还是不懂装懂强行对线. 如果这人连起码的诚信都没有, 怎么让人相信他是发自真心的爱国呢?

「宫廷画师」的作品大多都是利用生搬硬套的元素解构来实现所谓讽刺, 但是「宫廷画师」并不懂政治哲学, 艺术表达手法也是拙劣牵强. 不过不懂没关系, 沸腾就行.

但是数码不一样, 这块内容里面商业属性更为浓厚. 了解技术固然重要, 但是最后消费者买了东西还是要看疗效, 而不是单纯沸腾.

相比于整套产品, 芯片属于更技术的范畴, 不会简单的像产品那样利用「信息不对称」进行沸腾(典型的就是华为的多屏协同, not a big deal), 基本的技术方法属于是很容易查到客观资料的内容, 即便出于易读性很多网站会进行二次创作, 但是八九不离十, 最后看见的还是疗效.

沸腾博主宣传不存在的技术其实就是犯了大忌, 只不过软件上的专业内容可以蒙混过关, 电子材料技术这种由代工厂和设计厂沟通到位的内容还要这么搞就显得不自量力了.

宫廷画师还以为「数码」也能靠着像键政圈那样玩文字游戏而不被发现, 真的出了问题还能靠爱国圆回去, 结果不幸撞到了「电子材料技术」这个深坑, 再怎么玩文字游戏也不可能轻易出坑, 更何况大多数人已经不在意他是否爱国了, 只觉得他是一个阴阳怪气的小人.

当然这不代表大众不能聊技术, 而是沟通的前提是建立在双方平等, 尊重事实上. 宫廷画师出语自命不凡, 而且每出一张画就把一个话题搞成舆论垃圾场. 如此机会主义的人不知道哪一天就会调转枪口.

最后推两本书:

理解程序、二进制指令和系统:

理解 CPU 实现原理:

zi-mu-nian-hua 网友的相关建议:

我能感受到乌合麒麟飘了，但我不解的是，这其实就是一件鸡毛蒜皮的小事，闹出这么大的流量，热搜挂个不停，也是令人费解。

zhangwei-46-6 网友的相关建议:

“在唐人街，我们警察是不执法的。”

“为什么？”

“谁也搞不懂那些华人在干什么，冲进去执法很难说是制止了犯罪还是促成了犯罪。”

我第一时间想起了以上这一段话

illumi 网友的相关建议:

说点题外话，大家就当看个热闹吧，既然说旧工艺的“叠加”，那咱就聊聊叠加嘛。

首先还是强调一点，现在所谓的几 nm 工艺，这个几 nm 的数字并不是指晶体管的 gate length（或沟道长度）——很多人对此是存在误解的。比如台积电的 7nm 工艺，晶体管并不存在任何一个物理参数是 7nm。7nm 只是一个代号，你也可以叫它 α nm。14nm、7nm 这样的称谓是历史原因造成的，对此有兴趣的可以看我的文章：

有关 14nm + 14nm 达成“比肩”7nm 性能的问题，稍带脑洞地说两点，也算是无聊闲扯吧。

第一是光刻技术的“叠加”。把光刻比做是一把雕刻刀，用现在的“光刻刀”，只下刀一次的话，其实是无法“雕刻”出你期望的晶体管大小的（包括 EUV），而需要下好几次刀。虽然这个“叠加”和某媒体所说的 14nm + 14nm 并不是同一回事，但反正 14nm 也不是真的 14nm（前面说了，这个数字没意义），所以开个脑洞也没什么。

比如说三星的 8nm（8LPP）工艺，这种工艺下金属堆栈部分的最小金属间距是 44nm。我们知道 8nm 工艺，在光刻这道工序上还没有应用 EUV 极紫外光，仍然是 DUV 深紫外光，ArF（argon fluoride）光源本身的波长是 193nm。

这把“光刻刀”不够锐啊，咋办呢？要克服衍射效应，“雕刻”更小的图案，业界其实是引入了多种技术的，包括“叠加”的双重曝光、四重曝光（quad patterning）之类的；也就是既然一次刻不出那么高的精度，那就多刻几次（当然还需要配合周边的很多技术）。

三星应用的是一种叫 LELE 的技术，也是 DUV 多重曝光的一种技术方向。其过程是这样的（以下资料来自 Wikichip，图片也来自 Wikichip，我只是搬运工；我之前被 Wikichip 警告过一次，所以这里大家多点链接去看看原文吧...）：

首先呢就是像上图这样，要有衬底、图案层（device layer）、硬掩膜（hardmask）。假定我们的目标是 64nm 的金属互联间距，那么 LELE 的步骤大致是下面这张图这样的：

这个步骤的大致过程就是光刻胶（photoresist）在 mask 覆盖下曝光，形成需要的图案。

第一步，上方有个掩膜图案，在光源照射下，能做出 128nm 的间距（左上图：Litho 1）。第二步，将图案通过第一次蚀刻转到硬掩膜之上——残留的硬掩膜会作为后续步骤的掩膜存在（右上图：Etch 1）。第三步，用另一组掩膜图案和光刻胶，重复该过程，仍采用相同的 128nm 图案间距进行光刻（左下图：Litho 2）。最后，再用硬掩膜和光刻胶作为蚀刻掩膜，二次蚀刻后就在下面的图案层形成了所需的图案（右下图：Etch 2）。

由于两次 litho-etch（光刻-蚀刻）操作，就形成了 64nm 的互联间距。

不需要去深入研究这个过程，反正知道是通过了两次差不多的操作才达成了 64nm 间距的。其实三星在 8nm 节点上用了 LELELELE，也就是四次上述的 LE 操作。说人话就是要刻最多 4 次，才能刻出所需的精度。

当然了，这个过程难度颇大，需要克服的工程难点也很多；而且步骤越多，成本也会越高；所以才需要用更锐的“光刻刀”嘛，比如 EUV 就比 DUV 更“锐”，也就不需要刻这么多次。但像 LELE 这样的操作，是不是可简单认为是某种旧工艺方案的“叠加”呢？（衰...说得过去吧...

第二点是针对这个话题，现在数码圈讨论比较多的 die 的 3D 堆叠。其实当时某媒体（微博）原文说法是“双芯叠加”，“特定的芯片设计方法”。人家也没说是垂直堆叠嘛（虽然感觉“叠”好像直觉上势必得垂直方向了；不管了），更没说双芯必须同等 die size 或同等微架构的比较。而且原文提到了“将叠加性能提升至比肩 7nm 芯片的程度，并且功耗发热也很不错”。性能、功耗、成本分开来谈，还是很好的说法。

14nm 芯片只要堆料充分，性能超越 7nm 芯片不成问题啊。比如 Rocket Lake 的 8 核 Intel 酷睿处理器（i9-11900K）性能，肯定比高通骁龙 865 性能强吧。前者是 Intel 14nm，后者是台积电 7nm。这俩就不是一个平台、一个定位，连 14nm 和 7nm 这俩名字对比的维度都不同（或者也可以比 7nm 的 Ryzen 5 5600U...）。

何况现在很多超算芯片也没用尖端工艺，难道性能还比不上 5nm 手机 SoC 了？这真的在于你堆了多少料，虽然达成同等性能，越早的工艺要付出的成本和功耗会显著增加。（当然工艺代差不能太大，否则会涉及到一些更现实的工程问题）

这种对比只在于性能堆料，纯比性能（Performance），根本就没意义；又没比效率、功耗（Power）和成本（Area）。原文只说“功耗发热也很不错”...“不错”多含糊...是不是...

至于 3D 垂直堆叠，不管是 Intel Fevoros，还是台积电 CoWoS，芯片 die 堆起来应该可以吧。不过应该不是 compute die 直接叠，而且我估计如果两层 14nm 要达成同代设计 7nm 芯片的性能，可能散热会成问题。所以还是不要垂直堆起来吧，就 die size 做大点，或者多 die 以 side-by-side 的方式封装就好了...

前一阵 AMD 推的 3D V-cache，前不久才写了篇文章，这篇文章也总结了台积电目前的 3DFabric 封装工艺：

以上算纯开玩笑...毕竟原文的说法就相当模糊，我们模糊点理解，也没什么问题吧...况且海思是做 IC 设计的，就算要做垂直堆叠，也必须与 foundry 厂合作才行，不是自己在家就搞一搞，然后就强于世界的。总体上就是扯...

补充：声明一下，可能很多人没搞清楚我想表达的东西，我的这篇回答只是个用于课外阅读的科普；本回答提到了如果要说“叠加”的话，在制造和封装层面，哪里可以体现出“叠加”这个词。我并不赞同“双芯叠加”就能让 14nm“比肩”7nm，主要是效率方面。但用 14nm 造性能高于 7nm 工艺的芯片真的不是什么难事，只是功耗发热不对等罢了。

而且本回答的第一部分提到光刻的多重曝光，DUV “光刻刀”并不是 14nm 的专属，EUV 也不是 7nm 的专属。DUV 一样可以造 7nm/10nm...

yu-yong-ren-69 网友的相关建议:

这里我决定用乌粉的方法打败乌合麒麟。

请问乌粉怎么看待我们心爱的乌合麒麟哥哥从来没有用过某品牌手机？

前段时间是三星

现在的vivo

根据爱国粉和某品牌用户高度重合（根据某些人所谓恨国党和小米用户高度重合反向推理而来）的结论，是否能证明乌合麒麟是个只会口嗨爱国但实际上根本不爱国的“爱国贼”？

请乌粉回答。

wang-you-ling-45 网友的相关建议:

偶像的神圣性和排他性是聚敛狂信徒的必要条件，只有彻底排除理性思考的狂信，才能让人感到永远躲在心理茧房里的安全感。通俗点说就是“我家爱豆永远是对的”，这是一种用感性来麻醉自身，逃避理性思考，以获得安全感和满足感的心理需求。

这种需求是人类由来已久的东西，无条件的狂信是宗教狂热的基本表现形式，在政治领域则表现为个人崇拜，在娱乐、体育等领域表现为对明星的饭圈经济。当然被拿来当作崇拜物的也可以是老虎狮子汽车军舰乃至某些意识形态等概念，本质上的心理基础都是一样的。

所以乌合麒麟不是不知道自己错了，本来这个错并不大，承认一下也就过去了，但他不能爽快地承认，就算到了某个阶段不得不承认也必须先营造出一种在压力和迫害下不得不为之的悲情，否则就是自己打破了“神”的光环，一个能够犯错，能够被质疑的“神”也就不再是狂信徒/粉丝所需要的“神”了，不能给予粉丝两个凡是的信仰需求的乌合麒麟就会被需要在他身上满足这一需求的粉丝所抛弃。

当乌合麒麟选择了走这条路的时候，他就只能只讲立场，不讲对错了。任何一个偶像都是一样的，一旦乌合麒麟实打实道歉，也就意味着自我否定了身上的两个凡是光环，接下来立刻就是信仰的崩塌，这种事又不是第一次发生，我这么说大家应该都可以理解。

这只是一种很简单的心理学效应，懂得饭圈概念的人应该不陌生。

meng-yu-ling-quan 网友的相关建议:

其实乌合麒麟的解释偷换了一个概念

就是这个50+50=100，到底是在指什么，不是总算力，而是单位算力的功耗，也就是效率。

总算力应该表示总水量，是，你两杯五十的水，合在一起一杯水，那只是总量是原来的二倍啊

你也许会问，那总量提升了不就是总算力提升了，你投影面积不变，那就是单位投影面积提升了。但其实如果你做过CPU开盖，就知道，投影面积并不是你想象的那个投影面积。

这其实和集成电路设计方式有关，这里用最通俗的，乌合麒麟说自己“数码知识也就到这里”的水平也仍然肯定能懂的方式说一下，因为我也不是专业的，但好歹还是有些基本的计算机常识

我小时候，刚接触PC的时候就有一个可能和很多PC初级爱好者一样的疑问

——为什么周边电路那么大，cpu的投影面积却只占整个主板的很小一部分呢？

如果把整个主板的投影面积大部分都用核心处理器来覆盖，那么制程压力不是要小很多吗？

但实际上外部元器件、电路结构是非常重要的，至少你得让出空间给I/O吧，说白了，你要想让你的电脑有意义，它是不是就得输入（input）输出（output）？

再到后来计算机多媒体能力提升，显示卡也成为了和cpu几乎同等重要的部分

而基于这样的要求，主板上预留给cpu的总投影面积，就大致上确定了下来

好了，现在我们知道，在商用和民用这些受总体积限制的环境下，CPU投影面积受到制约不能过于放大，所以我们就要提高单位面积的算力，也就是极高集成电路的密度，也就是所谓的“制程”，现在民用cpu的运算力大拿，是ryzen3 3990x

单精度浮点（不需要理解）可以达到6到7Tflops以上，也就是我们小时候经常在超级计算机相关新闻中听到的“万亿次”，这个7万亿的算力是个什么概念，相当于2002年的IBM的ASCI White一整套超级计算机系统的算力了

而当年这套超级计算机系统，长这样：

看到这里，大家就能够想明白了，提高制程的目的是什么？而像超级计算机这样的庞然大物，缩小到一张家用电脑的主板上，塞进机箱里，要控制体积和算力的平衡，你猜最关键的是什么？

是把核心那点儿面积多利用起来？堆三层四层cpu吗？

你是把两个14纳米制程的cpu堆叠到一块，并且节省了约几平方厘米的的投影面积，在整个计算机硬件系统中，占据多大的比例呢？连一条内存的投影面积的一半都不到，尤其是在手机中，你把两颗cpu叠到一起，和你平铺展开，能差多少呢？这种堆叠技术带来的多大的好处呢？

但因为你的实际上等效于两颗14纳米制成算力的cpu设计，就要有两倍的周边资源去为你这双倍的算力服务，这意味着，你需要更大的电源，更大的散热器，更大的散热路径设计，更大的散热空间，而这些部分的体积，不管是在PC系统，还是在手机应用中，都面临着非常大的限制

到这里大家就懂了，这玩意就相当于你把一个cpu对折一下放进同一个机箱，而整个机箱的总效率，并没有实际提升，乌合麒麟所说的，两台电脑肯定比一台电脑效率高，这是事实，但两台电脑就是两台电脑，它不会因为被装进一个机箱之后，体积就会变小，效率就会变高

所以这就相当于，他把两个五十度的水箱，焊在一起了，然后说他得到了一个温度提高到100度的水箱？

或者，把诺基亚1110和索尼A1粘起来，你就得到了一台顶级拍照手机？

所以，提高制程的目的，在于在同等面积下实现更大算力的同时，控制功耗啊，只有在同等面积下，算力持续提高的同时，控制功耗在一致的水平，整个电脑/手机系统的体积才会保持下去，才有实现的意义，否则就无非是两台电脑捆起来，而放到手机上的话

那么我们说了这么多，这种多层电路堆叠的技术，就真的只是没有用吗，不是的。在更加“寸土寸金”的电路系统中，如果一个元器件的面积占比对整体性能的表现非常重要就有意义，比如说cmos感光电路中，光电转换效率的提升，感光面积的扩大就十分重要。于是把纯感光层和纯电路层分开，让上层的感光效率提高，就是在现在的手机影像cmos这么个指甲盖大小的地方特别重要的事情

而这也是索尼研发堆叠式cmos的原因

这个50度水的问题解答完了

但是这是建立在“50+50=100”这个加法的类比前提下的

可是话题再回到制程，就这个转发的源头本身，在芯片技术中的14+14≈7，真的等效于直接相加的50+50吗？

答案是，还不如50+50呢

因为50+50是直接的标量相加，虽然等于100是玩笑，但同样的标量长度50米+50米确实是100米啊，就像乌合麒麟自己说的，两个人的力量就是比一个人的大

这个14nm却不一样啊，在长度方向上是标量，但在面积方向上是平方量啊

也就是说，7nm的理论性能，是14nm的2×2，是4倍啊，不是两倍

你用两倍面积的14nm去堆叠，那么我们就算接受你二倍的供电啊散热啊规模的限制，就仅论实际上的理论效能，那也应该只有14nm制程的两倍，这还要考虑两层电路之间不发生热干扰导致的效能下降。

那么结论就是，14nm制程就算采用了两层堆叠的方式，理论性能也只是单层7nm的2÷4，也就是1/2啊，如果你14nm制程技术，没有特别的天顶星buff，你是怎么实现4倍算力的啊？

如果看得绕，下面这张图更直观一些

如何看待乌合麒麟收回“道歉”的声明？的其他答案点击这里

1 2 3 4 5 6

如何看待乌合麒麟收回“道歉”的声明？第2页

相关话题

前一个讨论

下一个讨论

相关的话题

如何看待乌合麒麟收回“道歉”的声明？ 第2页

相关话题

前一个讨论

下一个讨论

相关的话题

如何看待乌合麒麟收回“道歉”的声明？第2页