小米称多次流片成重负，中芯国际能否降低资金门槛：用流片免费、量产收费的模式，振兴芯片研发产业？

题主这种观点，真是非常非常具体的体现了，做题家出身的，只会借鉴堆量，骨子里就根本没有研发的基因，对什么是研发，没有任何认识！

题主在其他回答里，居然还一本正经正经的跑去和别人扯，甩锅研发风险投入，然后等芯片大卖给人家搬砖的钱的正当性和合理性！白嫖研发这种高级智力劳动还有理了。骨子就是认为智力劳动不值钱，只有把东西造出来才值钱，根本意识不到研发的烧钱程度有多夸张！幻想几个亿就能从无到有搞定一款芯片………………呵呵呵，看下intel研发6代酷睿花了71亿刀。

这种建议和认识，是中国走向创新型社会，最大的障碍。

很多时候，搞研发是看着别人搞赚钱了，然后觉得这个可以赚钱，然后搞的时候，还不忘炒作一把。这种就是根本对研发的高投入，高风险，高管理要求没有丝毫认知。还是用整供应链，营销的逻辑去搞研发

看下华为怎么搞研发的，1999年，华为就化了5亿刀咨询费，从IBM引进IPD研发管理体系。1999年，我国的其他企业在干嘛？而华为当时就有这种认识，光咨询费就花了1999年的5亿美元。然后持续不断为研发输血，指直到2016年前后，研发的芯片才勘用。而且还是在ARM公版的基础上。然后前段时间华为还爆料说，p40花了28亿的研发费用。研发的高投入，高风险，高管理要求由此可见！

题主，研发你得烧钱，拼命的烧钱，钱烧的够多，够久，你才能掌握一点烧钱的经验，然后有了丰富的烧钱经验，你再接着烧更多的钱，研发的成功率才会提高那么一点！

如果你没研发出东西，最主要的原因就是你烧钱烧的不够多，不够久

在参照下intel的例子，这是intel，这是intel，这是intel，强调三遍！

再强调三遍，这是intel，这是intel 这是intel，研发一款芯片花了71亿刀。

某些人不要只看见71亿，而是intel这么世界一流的企业，在自己过去一流芯片的基础上新研发一款都花了71亿刀。换成小米，给他710亿刀都搞不出来！给华为还可能！

再看下intel AMD、NV的2018年的研发经费

2018年

英特尔的研发支出是135亿美元，占营收19%。

amd的研发开支是14亿美元

Nvidia研发开支23亿美元，占20%

对研发多烧钱有概念没有？

其次研发风险非常高，日本的模拟高清电视，第五代计算机，氢能源汽车，都是几百上千亿刀，20年时间投入，然后全部打水漂！你还得亏得起

不要烧一点点，没见到回报，就想着编各种故事找人接锅，没有研发烧钱的概念和底气，就不要来玩，你玩不起，还是去扣扣索索的算成本，开血汗工厂和杂货铺吧

搬砖赚那点钱经得住烧吗？玩不起就别玩！别想着甩锅白嫖！

题主这种建议，这等于芯片研发的风险要中芯国际承担很大一部分，最后给点打工搬砖的钱，

我设计能力不过关，管理不行…………等等原因导致流片失败，你中芯国际要帮我承担很大一部分

我瞎猫碰死耗子，芯片大卖，中芯国际就是打工搬砖的钱

好处都自己 赚了，风险都人家的！算计很精。难怪被喷！

研发的风险找人背锅，量产的好处全部是自己的…………这是根本不懂研发的企业才会做的白日梦，没有烧钱的认识和底气，别玩研发，没那个基因！

要不拿小米股份当流片费用，中芯国际自然就有帮小米承担风险的义务和动力了

其实这也是我们国家由世界工厂转型到研发驱动一个非常非常重要的关口

搞生产的，厌恶风险，期望一切可控，问题是在产能过剩的情况下，这种情况可控的生产，非常容易被复制和模仿，所以利润越来越薄。

搞研发，从心态上又根本不适应研发的高风险和高投入以及更高的管理要求。其实小米已经算好的了，至少应用类型的开发，小米是舍得花钱，而且水平不错的。我国的大部分企业，连应用类型的开发都舍不得花钱，都意识不到要花多少钱！

看看房地产，的开发投入是多少吧………………整个行业那么大的盘子，基本没有实用型开发投入！更不要提探索性质的研发了！

再想下华为是1999年左右就去IBM引进IPD研发体系，光咨询费就花了5亿刀。1999年的5亿美元。所以为什么华为会有今天的成就。国内的其他企业比较下差距吧。

我国从世界工厂走向研发型社会，最大的障碍，就是题主这种认识。想要研发的高收益，但是不想要研发高投入，高风险，高管理要求。

就整个大义名分，把风险锅，投入锅甩出去，然后画个大饼，收益留下，打秋风说的那么理直气壮，你咋那么聪明的上天呢！

国人要首先接受，研发就是烧钱，这一步绝大部分国人，根本不相信，研发会有那么少钱，总觉得这是错的，穷惯了，不知道有钱人的快乐，以Intel的水平，研发酷睿6都花了71亿刀，谁能比intel经验更丰富，管理更高效？研发很花钱

第二步，要接受，哪怕你烧了那么多钱，还是有很大的可能全部打水漂。穷惯了，不知道有钱人的痛苦。隔壁的日本在几个重大科研科技开发项目上，几百上千亿美刀的投入，20年的时间投入进去，全部打水漂。日本20年前的模拟数字电视，第五代计算机，全部被美国的信息互联网技术击溃。然后近期的氢能源汽车，也凉凉了！研发风险很高

第三步，你那么多钱烧，哪怕打水漂也承受得住，那么可以总结一点烧钱的经验。有些人会幻想能不能不花钱也有这种经验，这就好比穷人靠遐想具备管理上亿资产的经验，小处男靠看片有性经验一样的可笑！遐想这种太多，就类似片子看的太多的猥琐男，已经丧失和女性正常交流的能力！想着研发不花钱，会把内裤都亏掉！

第四步，有了烧钱的经验，烧更多的钱，研发的成功率就会高那么一点！

华为2020年研发投入高达1418亿元，相当于国内企业第二到第五名的总和_数据社区_聚汇数据

华为2020年仍然巨资投入研发，在营收不到9000亿元的情况下，研发投入达到1418亿元，营收占比达到了15.9%。

2020中国企业研发投入排名_华为

列下数据吧，看下还有多少企业研发占应收比，能超过4%

国安科技：中国企业研发投入占销售收入的比重仅为0.74%

哈哈哈………………0.74%，对比15.9%？差了20倍

20倍呀！

原回答友善度不够，已删。以下为本人写的科普。

------------------------------------------------------------------------------

作为半导体多年从业者，有必要澄清流片费用的问题，经常听到有人提起流片费用高，这里流片费用我们特指Full Mask也就是批量生产的费用，不是MPW那种非量产的情况。在流片费用中，Mask即光罩费用高企，制程越先进光罩越贵，中小设计公司不容易承受。下面就谈谈光罩为什么这么贵的问题。前方预警，大量半导体专用名词，不适者绕道。

光罩为什么这么贵？

随着半导体晶圆制程技术的飞速发展，半导体制造厂持续遵循摩尔定律，不断挑战更先进的制程。而谈到先进制程，很多芯片设计公司的第一反应都是光罩很贵，动辄几十万到百万美金级别的光罩费用，是怎么来的，这样的费用合理吗？ 在解答这个问题之前，我们来看看什么是光罩，以及光罩是怎么制作的。

一、什么是光罩

光罩，也叫光掩膜版,英文名字叫Mask，是一种由石英为材料制成的，可以用在半导体曝光制程上的母版。 而这种从光罩母版的图形转换到晶圆上的过程，就像印钞机工作一样。我们可以把光刻机想象成印钞机，把钞票母版的图形印到纸张上的过程，就像光刻机把芯片图形印到晶圆上一样，都需要有母版，这个母版在半导体制造上就是光罩。 为了制造一款芯片，光罩也是不只一张的，在14nm工艺制程上，大约需要60张光罩，7nm可能需要80张光罩甚至更多。当然光罩的品质要求是不同的，对于某些对精度要求很高的工艺，相对应的光罩对精度的要求时最高的，比如晶体管相关的光罩， 而对精度要求不那么高的工艺，比如Pad（打线孔）等要求就低一些，光罩价格也便宜一些。 先进工艺对光罩精度的要求越来越高，同时不能有缺陷，所以光罩制造后的检查（Inspection）也很重要。

图一. 用于半导体制造的光罩（来源：凸版印刷公司)

二、光罩的制作过程

1. 制作石英基板。空白基板通常为6英寸见方，厚度为0.25英寸。它由纯熔融石英制成，通常简称为石英。基板表面必须非常平坦且无缺陷。

2. 沉积吸收层。在基板上是薄的吸收层，可以阻挡来自光刻机的曝光。

3. 沉积光刻胶层。在吸收层的顶部是一层薄的光刻胶，暴露在光罩写入机（Mask Writer）之下。

4. 写入。由光罩写入机完成，使用电子束曝光光刻胶，将芯片设计的图案数据呈现在光刻胶上。

5. 烘烤。烘烤曝光的光刻胶，要求在光罩上的每个点都温度均匀。

6. 显影。 使用显影剂使光刻胶的图像显影，漂洗并干燥而不留下任何残留物。因为光刻胶图案在蚀刻工艺期间用作光罩，所以该显影步骤是关键的，因为显影中的任何不均匀性将导致最终图案尺寸的不均匀性。

7. 蚀刻。然后将显影的光罩放到到蚀刻机中，蚀刻机使用等离子体精确地蚀刻掉由写入和显影步骤带来的吸收剂材料。

8. 剥离和清洁。将蚀刻好的光罩装入清洁机器中，清洁机器使用干等离子体或湿化学法剥离光刻胶。

9. 测量。为了验证特征的均匀性和位置，测量关键尺寸（CD）和图案精度，以确保它们符合客户规格。

10. 检查。为了验证图案精度，将光掩模加载到Inspection机台中。如果发现缺陷，则对它们进行分类和必要的修复。

图二：光罩制作流程（来源：Sematech）

三、制作光罩的关键机台

前面在光罩制作过程中提到了Mask Writer(光罩写入机)，注意这个机台和光刻机是不同的，光罩写入机是把设计图案呈现在光罩上；而光刻机是把光罩上的图案呈现在晶圆上，这是不同的过程。 全世界制造光罩写入机的厂商不多，在14nm之前流行的是一种叫VSB（Variable Shape Beam）电子枪的写入机，在这个市场上日本的Nuflare公司处于垄断地位，而到了10nm以下就需要Multi-Beam电子枪技术了。 根据Nuflare公司财报，去年公司营收578亿日元，折合美元5.3亿，营业利润也只有1.1亿美元，并不高。这样高科技的光罩写入机，Nuflare每年卖出多少台呢? 大概也就在二十台。 销量如此之低的原因，一方面是因为贵，另外这种机台只有在制作光罩时使用，每种芯片只要制作一次，有些晶圆厂自己并不制造光罩，也就是没有自己的Mask Shop，而把光罩制作交给专业的Mask Shop来完成。 另外光罩测量和Inspection机台主要由KLA等公司提供。

图三： VSB光罩写入机的结构（来源：Nuflare）

图四： 光罩写入机台（来源：Nuflare）

四、光罩写入的时间

写入Mask的时间跟精度要求相关，根据Tennant定律，单位面积上光罩的写入时间跟精度的五次方成正比。2010年之前，那时制程刚刚发展到45nm，一套光罩的写入时间在6小时之内。随着制程技术的发展，自2011年起，光罩写入时间以每年25%递增，如今14nm光罩的写入时间就需要20小时，到了7nm甚至需要50小时以上。光罩写入时间长，产出慢，制约了光罩技术的发展，而打破这一瓶颈，需要Multi-Beam的技术。

图五： Mask写入时间（来源：Synopsys）

五、光罩相关软件：OPC、MDP

除了光罩写入时间长，运行OPC等光罩相关软件的时间也长。OPC是Optical Proximity Correction的简称。 简单来讲，随着加工尺寸越来越小，如果Mask直接采用芯片设计图上的方形边角图案，由于光衍射效应在晶圆上最终变成了圆角图案。如图六。而OPC就是通过改变光罩的图案形状，比如变成像动物骨头的形状，来补偿这种效应，争取在晶圆上重现方角的原始设计图案。 市场上OPC软件由EDA厂商提供，有Synopsys, ASML Brion，Mentor等。在14nm及更先进工艺上，除了OPC，还需要使用一种叫ILT（Inverse Lithography Technology）的技术，这里就不展开讲了。

除此之外，还需要MDP（Mask Data Preparation），即光罩数据准备的步骤，把设计图案转换成Mask Writer可以读取的数据。在MDP软件上目前Synopsys处于领导地位。OPC等软件使用过程复杂，对CPU硬件算力要求很高，一般需要几十人的工程团队支持， 软件在成百上千台服务器上运行，从开始准备到生成Mask Writer需要的数据，最快也需要几天时间。

图六： 没有OPC和有OPC的图案对比（左侧为光罩图案，右侧为晶圆上的图案）

六、光罩技术的未来发展

谈到光罩技术的发展，可以说7nm是一个分水岭，如果说10nm还可以用VSB Mask Writer的话，到7nm都必须换成Multi-Beam。与VSB使用单个电子枪不同，Multi-beam使用的是电子枪阵列，比如512X512的阵列，写入的电流密度降到了VSB的几百分之一。 VSB 的写入时间随图案复杂而增加，而Multi-Beam写入时间与图案复杂度无关，写入时间可以减少10倍。另外，7nm上的EUV光罩，基本也只能用Multi-Beam Mask Writer来完成。 Multi-Beam市场上，除了Nuflare，IMS，JEOL公司也分得一杯羹。在Muti-Beam技术上这些公司都研发超过10年以上，不出意外，Multi-Beam机台也更贵了。

图七：Multi-Beam与VSB Mask Writer的区别（来源：Nuflare）

七、总结

综上所述，光罩的总体费用，包括石英，光刻胶等原材料的成本，Mask Writer和Inspection等机台的使用成本，另外还有光罩相关数据的生成，包括OPC、MDP等软件授权、服务器使用、和人工开发成本，等等。 对于一款芯片动辄几十道的光罩制作，需要如此多的步骤，相关设备、软件、人员缺一不可，费用昂贵也就不足为奇了。

那流片失败是不是光罩费用就打水漂了呢？也不全然如此。只要设计考虑得当，有些设计上的bug是可以通过更改几道光罩来做ECO修改的。一道光罩也只有几万美金到十几万美金的价格，这样的光罩修改一般设计公司是可以接受的。最后，我想说一句：尊重知识，尊重产业规律，尊重每一位踏实做事的半导体从业者。

参考资料：

1. https://www.synopsys.com/silicon.html

2. http://www.nuflare.co.jp

3. http://www.appliedmaterials.com/semiconductor/products/photomask/info

4. https://www.kla-tencor.com/products/reticle-manufacturing-quality-control

简单的回答是非常困难，除非让中芯国际非常深度的参与并监督小米的研发，不过这就相当于两个企业的合作项目，而非普通的上下游关系了。

其实和行业关系不大，这是一个产业经济学的问题。芯片设计企业和生产企业之间的关系可以分成两个阶段，一个是试制流片，成功之后可以筹备量产，失败之后需要找原因，继续流片。

流片的合同和量产的合同是可以分开的。现在题主的问题是，可不可以让生产企业自己来承担流片费用，然后等成功量产了，前期所有的流片费用就加到量产合同里面来。

把这个问题抽象化成一般化的产业问题，就是下游企业是否可以免去第一阶段的费用，然后在上游企业第二阶段生产的时候多收一些来补偿。

这个过程的设想可以很好，但是需要注意的是，上游企业在每次流片中所投入的「努力程度」和芯片研发本身的「不确定性」，其实下游企业是很难控制的——也就是说如果一个项目失败，下游并不知道是上游不够努力，还是确实超出了研发能力的范畴。正是这一点，让题主的设想很难落地成为真正的商业模式。

对于上游企业而言，每次流片都是很贵的，所以上游企业才有动机珍惜每一次流片的机会，在每次流片之前慎重的考虑和论证，争取下一次流片成功；也就是说，昂贵的流片费用本身也增加了上游企业的「努力程度」，或者说对待每次流片的「准备完善度」，从而对整个产业链是有一个正面的影响的。而如果第一阶段取消了流片费用，那么这个费用并没有消失，而是完全压在了下游企业的身上，然而上游企业的道德风险（Moral Hazard）问题就会凸显了起来——对上游企业自身来说，显然流片是越多越好的，多次的流片可以节约很多理论上的论证时间，更快的推进项目的进展；然而这些个好处的背后，是下游企业天文数字般的负担。

如果流成功了，正常进入量产，下游企业可能还有希望来弥补这些多出来的费用，但是如果多次不成功怎么办？是继续免费的流呢？还是止损取消整个项目？如果项目取消了，流片的钱是不是还要回来？如果取消了之后，有一些在本项目中开发技术又用到另外一个新项目上面去了怎么办，下游是不是会觉得自己被占便宜了？这些问题即便是写在合同里面，真正执行的时候往往都是旷日持久的专利官司，这本身又是成本。对于两个企业而言，进入如此复杂而又执行困难的合同关系也并不是一件好事。

除非，下游深度的介入上游的研发，对于「什么时候可以流片」有一个全面的控制，这样消除了道德风险，然而这需要两家企业的全面深度合作，这显然已经超出了题主想要探讨的范畴了。

而如果是无论如何流片先记账，后来如果满足以下两个条件之一：

1.流片成功，

2.流片没有成功但是过了一定时间之后，

再要回来，这个可行是可行，但是这就变成了纯粹的供应链金融的问题，相当于上游把自己的资金风险，给出一部分让下游来分担，那么下游在生意做的好好的情况下，又凭什么要承担这凭空多出来的风险呢？

想屁吃呢！

在供应链里玩的那一套想套在芯片代工厂上面？不好意思，这还真玩不了。

芯片设计就是交学费，堆钱堆出来的，能拥有一款自研芯片，背后的代价就是花时间花大量的钱。唯一能快一点点的就是买别人过时的，淘汰的芯片设计成果，然后自己继续花钱花时间，在此基础上研发。

目前的流片在芯片设计成本里占比不算高，这是因为流片不是感觉可以流的试试就去流片，前期工作是大量的！谨慎的！流片结果对团队氛围，以后的工作调整都是有影响的。为什么流片结果这么重要呢？这是因为流片单次费用可以接受，但多到可以试试就试试的程度，那就很高了。所以芯片设计里流片费用不高，是因为流片次数不多。简而言之就是，它不是做实验式的反复试错，而是对设计成果的检验，是阶段性的目标。反复试错是设计软件做的事！

它说多次流片成重负，那么说明它要么撒谎想白嫖，要么它不适当做芯片设计。

互联网思维做这类项目注定是这样的心态，如果投资人不能接受长期投资没有重大成果，那么不要做这个。互联网世界烧钱能带来市场份额和用户，虽然账面亏损，但公司市值在涨，今天亏的，都在明天存着。

它肯定是明白这个道理的，所以想压低研发成本，提高试错机会，放低流片门槛，转嫁因此而造成的新增成本。

当然，还可以通过流片并不理想的成果，对投资人和大众继续讲故事。画一个没有意义的进度条支撑设计。

与其妄想流片免费，量产收费的模式，不如签对赌协议，例如十次流片不能量产，赔付流片损失。这才能给自己研发压力，而不是成不成都无所谓。

小米手机全球销售额这么高，还拿不出流片的钱？这不科学嘛！

跑来道德绑架中芯国际也是醉了，碰到个这么个憨憨。