其实这玩意属于现在热门的超越摩尔定律的发展路径。大约20年前,人们用180nm工艺在一颗芯片里塞了2-3亿颗晶体管,目前人们可以用7nm工艺在一颗芯片里塞下接近400亿颗晶体管。那么如果未来十年人们需要在在一颗芯片里塞下五到六万亿颗晶体管,需要怎么实现呢,直线思维就是用0.3-0.5nm工艺……
换个思路,20年前的大芯片,面积大概在100多个平方毫米,目前的顶级大芯片面积可能达到800平方毫米,那么我们能不能做一颗45000平方毫米的芯片来容纳这计划中的五到六万亿个晶体管呢。答案就是这颗芯片了。
-----------------我是晚上更新的分割线--------
说句题外话,开发芯片的这家公司一定有DARPA的早期投资,目前也一定接受着DARPA的资助。
很简单啊,确实有它的用途,目前的人工智能等领域中有不少计算非常的并行,适合用大量的简单运算核来处理,需要大量的延迟很小的内存(带宽),需要非常强大的片上网络(核间互联)来取代慢的要死的片间互联和更慢的infinite band。这颗芯片就是为这种计算用途设计。目前顶尖的GPU有几千个运算核(流式运算器),他有40万个,是80-100倍。目前顶尖的GPU使用4stack的HBM2内存,带宽大概是1024Gbps(1Tbps),而这个是9Pbps(还是9PByte/s),9000倍。还有更加恐怖的内核间通讯带宽(这个应该归入片上网络NOC,不知道是否应该和PCIE4.0相比)。总之,这颗芯片虽然特别,但是在特定用途上应该是极为强大的。
下面是对这颗芯片的一些猜想(最近没时间详细研究了)
不见得良率很低,因为肯定设计了很复杂的自测程序,能够屏蔽绝大部分的器件缺陷(通过隔离故障单元的方式)。
估计是一些对内存和互联带宽非常敏感的运算,可以看到了,他的带宽比目前最好的采用TSV封装内存的产品高3个数量级以上
这种芯片一般是采取了非常冗余的结构和复杂的自测机制,比如说他有40万个核,每个核都可以自己检测自己的功能,不正确就被屏蔽掉,根据一般的良率,40万个核屏蔽掉1万个故障的核也没有问题。
我猜这个芯片有意思的地方应该是他的时钟树是如何设计的,我猜他是不是采用了异步电路等特殊的设计逻辑以及配套的EDA工具。我猜他的工作频率是比较低的(500MHz以下),发热并不严重。大家应该注意到他的面积是titan V的50多倍,但是titanV的功耗250瓦,我估计他的单位面积功耗和titanV相当。
这么大的芯片封装怎么设计真是有意思啊,保守估计有几万个PIN(估计是WLCSP封装了,应该是凸球),上万个电源和地,所以15000W的功率送进去倒是不存在问题,但是冷却?真是怕冷却不均匀,芯片自己裂开了啊
简单来说,传说可以让柯洁9子的各种alpha go/master,他们说白了就是多层的超大矩阵(数组),为了通过学习生成这些矩阵,一般要用上万台高性能服务器(CPU+GPU),或者上千台NPU专用加速器进行运算,如果是服务器,可能要用到10MW左右的功率,用加速器可能可以减少到0.1-1MW。而这一台仅仅只用15kW,当前前提是他一颗就能比得上别人一万台…………
下面有人说未来家里的电磁炉智能比自己高。我猜测用这个芯片跑master,让柯洁3颗子问题不大。
本来想邀请几个人回答的,结果刘看山推荐的都是处理器方面的答主,其实这事应该主要问NPU和ML方面的人士,问问他们40万个运算核,9PB内存带宽,100PB互联带宽在ML中意味着什么
大致算了一下,已经相当于一个人脑的神经元数量了。外观和终结者2的芯片有点像,只是更大。
本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度,google,bing,sogou 等
© 2025 tinynews.org All Rights Reserved. 百科问答小站 版权所有