三件事。
自研。自研。还是tm的自研
我记得我当年刚开始尝试做一些事的时候,发现困难和山一样多——解决一个,又有三个。这种情况一直到了某一个时间点后,豁然开朗,后面虽然也有很多困难,但基本都只是重复工作。
这就好比新入手戴森球计划的时候,搞不清楚这游戏怎么玩,但一旦完成了蓝糖科技,那剩下的其实就是重复了。
芯片行业到现在,已经快完成了那个蓝糖科技——虽然对面可能已经玩到了白糖,但只要时间够,会在哪天你都忘记芯片行业的时候,问题就解决了。就像我第一次看到P6祖传的K3V2怒斥为垃圾之后就忘记了华为这个牌子,而等我想起来有这个牌子的时候已经是Mate20Pro了。
芯片这件事怕是也会如此。
打破困境,需要扬长而避短。在芯片方面,我们的短处有很多,但是最主要的是:我们没有先进的制造工艺。
首先量化一下落后工艺水平给我们带来的劣势,参照以下两表[1]:
假设目前我国完整自主掌握了High-k的全工艺节点,也就是对等上表中的32nm(对等现实中的TSMC28)。那么查表可知,我们的工艺相较于7nm工艺,芯片面积为7nm的7.8倍,能耗约为7nm的3-4倍,频率约为7nm的1/4。
(注:以上是非常粗略的计算,真实情况会比这略好一些。介于7nm之后的工艺提升较小,暂且将 7nm作为标杆。)
那么如何扬长呢?
仅介绍一下个人观点:我们的长处在于我们的工业体系,在于我们政府的强产业整合能力,在于我们的高效率,在于我们的低成本。
到目前为止几乎任何芯片从设计到验证到生产,都是至少以季度为单位,通常以年为单位。这种超长的生产周期是行业的一大痛点,但是长期以来这一痛点得不到解决,因为半导体产业从原材料到光刻机到代工厂再到fabless设计企业都十分的分散。从一方面讲,这种全球化分工促成了现代半导体工业。但是从另一方面讲,也正是这种分散,使得半导体迭代周期没法进一步提升。
这是我们的机会。我们的工业体系虽然未必精,但是足够全。把半导体产业的所有环节全部承包也是可以实现的。更不用说政府还可以推进这种整合。然后企业要进一步压缩生产周期,争取能将从设计到量产的周期压缩到数个月内,将纯生产周期压缩到一个月甚至几周内。还要优化单次流片成本,让企业有意愿讲更大量的应用以ASIC的方式部署。
天下武功无坚不摧唯快不破。
我们可能短时间内还做不出先进工艺的芯片,正因为如此,我们要发展细分市场。毕竟对于相当一部分对芯片有需求的公司来说,高速迭代周期和低廉流片成本可能比高端制程本身更有吸引力。
退一步说,如果芯片的生产周期真的可以做到几周内,那么为什么还会需要FPGA呢?目前有大量的设备上正在使用FPGA芯片,而这些公司使用FPGA芯片的原因无非是流片成本过高周期过长。对于这些企业来说,如果造ASIC的成本和周期都被大幅度压缩,那ASIC一定会成为比FPGA更优的解决方案。毕竟哪怕是90nm的ASIC,在能效性能成本的所有方面,都稳定吊打7nm的FPGA。
再退一步说,有许多企业会愿意花数个月时间去优化一个算法。如果使用ASIC,绝大多数算法在ASIC上的性能都可以强过CPU三个数量级,强过GPU一到二个数量级。由此看来,ASIC的性能优势完全足以弥补我们工艺上的不足。如果ASIC的制造企业可以做到以更短的时间更低的成本拿ASIC把这些算法给优化了,那是不是也侧面降低了我国企业对高端CPU和GPU的需求了呢?
这是田忌赛马,以我们目前的工艺,CPU和GPU都干不过国际先进水平。可是难道我拿ASIC打你CPU还打不过不成?
[1] A. Stillmaker, B. Bass, Scaling Equations for the accurate prediction of CMOS device performance from 180nm to 7nm, INTEGRATION, the VLSI journal.
本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度,google,bing,sogou 等
© 2025 tinynews.org All Rights Reserved. 百科问答小站 版权所有