问题

CPU 的摩尔定律是不是因为 10 纳米的限制已经失效了?10 纳米之后怎么办?

回答
CPU 摩尔定律的“失效”与“10纳米限制”以及“10纳米之后怎么办”是当前半导体行业非常热门且复杂的话题。让我们来详细解读一下:

CPU 摩尔定律的“失效”与“10纳米限制”

首先要明确一点:严格意义上的、按照经典定义(晶体管数量每1824个月翻一番)的摩尔定律,在物理上和经济上都面临着巨大的挑战,可以说正在逐步“失效”,但并非完全停止。 而“10纳米限制”是导致这种失效的一个重要表现,但不是唯一原因。

什么是摩尔定律?

摩尔定律最初是由英特尔联合创始人戈登·摩尔在1965年提出的一个观察和预测:集成电路上可容纳的晶体管数量,约每隔一年(后来修正为1824个月)就会增加一倍,而价格却会降低一半。

长期以来,摩尔定律被视为半导体产业发展的黄金法则,它驱动了计算能力的指数级增长,也带来了个人电脑、互联网、智能手机等一系列科技革命。

为什么说摩尔定律在“失效”?

摩尔定律之所以面临挑战,主要有以下几个原因,而“10纳米限制”是其中的一个关键节点:

1. 物理极限的逼近(Size Scaling Limits):
晶体管尺寸的微缩: 芯片制造工艺的进步就是不断将晶体管做得更小,让更多的晶体管集成到同一块硅片上。当晶体管尺寸达到几个纳米时,会遇到许多物理上的根本性挑战:
量子隧穿效应 (Quantum Tunneling): 当栅极绝缘层变得极薄时,电子会更容易“穿透”这些绝缘层,导致漏电(leakage current)。这会增加功耗,降低芯片的稳定性和性能。
短沟道效应 (ShortChannel Effects): 随着沟道长度(晶体管中控制电流的区域)的缩短,源极和漏极之间的电场会相互影响,导致栅极对沟道的控制能力下降,表现为阈值电压漂移、亚阈值摆幅减小等问题。
功耗与散热 (Power Consumption and Heat Dissipation): 即使单个晶体管的功耗很低,但当数量庞大、密度极高时,总功耗和产生的热量会非常惊人。散热成为设计上的重大瓶颈,限制了芯片的运行频率和集成密度。
材料的限制: 随着尺寸的缩小,某些传统材料(如铜互连线、二氧化硅栅极介质)的性能会受到影响,需要寻找新的替代材料。

2. 制造成本的急剧上升(Escalating Manufacturing Costs):
光刻技术的挑战: 将纳米级别的图案精确地“打印”到硅片上需要极其复杂和昂贵的光刻设备。例如,从深紫外光(DUV)光刻转向极紫外光(EUV)光刻,一台EUV光刻机的价格就高达数亿美元。
良率的挑战: 每代工艺节点的突破都需要大量的研发和试错,新工艺的良率(生产出合格芯片的比例)初期往往很低,这会进一步推高单位芯片的成本。
研发投入的增加: 每次工艺节点的迭代都需要巨额的研发投入,包括新设备、新材料、新设计工具、新工艺流程等。只有少数几家公司(如台积电、三星、英特尔)能够承担这样的投入。

3. 经济可行性(Economic Viability):
虽然晶体管数量仍在增加,但其每晶体管成本的下降速度已经显著放缓。 这意味着,虽然我们可以制造出更多晶体管的芯片,但其价格下降的幅度却不如过去那么明显,或者说,想要实现同等数量的增长需要付出更大的经济代价。
当达到一定成本阈值后,继续追求晶体管密度增长的经济效益可能不再明显。

10纳米的意义和挑战

10纳米(nm)曾经是半导体制造的一个重要里程碑。然而,在实际推进过程中,它变得异常困难,甚至可以说是“最长的一段路”。

命名方式的变化: 从22nm之后,制程节点的命名(如10nm、7nm、5nm)已经不再直接对应晶体管的某个物理尺寸(如沟道长度),而是更多地是一种市场营销和节点演进的代号,代表着相对于上一代工艺在晶体管密度、性能或功耗上的综合提升。所以,我们看到的“10nm”可能与早期的“10nm”标准有所不同。
10nm工艺的巨大挑战: 在实现10nm工艺时,英特尔和台积电等厂商都遇到了前所未有的困难。
英特尔的10nm(Intel 10nm Enhanced): 英特尔在推进10nm工艺时遇到了严重的延迟和良率问题,导致其产品推出时间比预期晚了很多年,并且在很长一段时间内依赖于更成熟的14nm工艺。
台积电的10nm(TSMC 10nm): 台积电的10nm工艺(称为N10)实际上是其16nm工艺的一个改进版本,与一些厂商的7nm工艺在晶体管密度上相近,后来快速过渡到了更先进的7nm工艺。
10纳米之后的节点演进: 随着命名方式的变化,我们现在看到的是“7nm”、“5nm”、“3nm”等,这些节点代表着晶体管密度和性能的进一步提升,但每前进一步的难度和成本都在指数级增加。

因此,与其说摩尔定律因为“10纳米限制”而失效,不如说“10纳米”以及之后更小的工艺节点,是物理和经济极限的集中体现,它们极大地暴露了摩尔定律的脆弱性。

10纳米之后怎么办?—— 创新的方向

既然在缩小晶体管尺寸这条道路上遇到了瓶颈,半导体行业并没有停止前进,而是将创新方向从“更小”转移到了“更好”和“不同”上。以下是10纳米之后(或者说摩尔定律放缓之后)的主要应对策略和发展方向:

1. 先进封装技术 (Advanced Packaging Technologies)

这是目前最直接和有效的“延续摩尔定律”的方式之一。其核心思想是:即使无法在同一块芯片(单Die)上集成更多晶体管,也可以通过更巧妙的方式将多个芯片(多个Die)组合起来,实现整体功能的增强和集成度的提升。

2.5D封装 (2.5D Packaging):
工作原理: 将不同的芯片(例如CPU、GPU、HBM高带宽内存)放置在硅中介层(Silicon Interposer)或有机基板上,通过密集的布线连接这些芯片。CPU和GPU等高性能芯片可以紧密排列,高带宽内存可以靠近CPU,大大缩短了信号传输路径,降低了延迟,提高了带宽。
代表: NVIDIA的GPU产品(如H100)、AMD的CPU/APU产品。
3D封装 (3D Packaging) / 芯片堆叠 (Chip Stacking):
工作原理: 将多个芯片(Die)垂直堆叠起来,并通过微小的硅通孔(TSV ThroughSilicon Via)连接。这种方式可以极大地提高集成密度和缩小整体尺寸,特别适合内存和逻辑芯片的结合。
代表: 3D VCache技术(AMD)、HBM内存堆叠。
异构集成 (Heterogeneous Integration):
工作原理: 将不同功能、不同工艺节点生产的芯片(如CPU、GPU、NPU、DSP、RF芯片等)通过先进封装技术组合成一个功能更强大的系统级封装(SiP System in Package)。这允许为每种功能选择最合适的工艺,而不是用一种最先进但昂贵的工艺来制造所有部分。
代表: 高度集成的移动芯片组、AI加速器等。

2. 新型晶体管架构 (Novel Transistor Architectures)

为了克服传统FinFET(鳍式场效应晶体管)在更小尺寸下的限制,行业正在探索新的晶体管结构。

GAAFET (GateAllAround FET) / Nanosheet/Nanowire FET:
工作原理: 将晶体管的栅极从包裹三面的“鳍”(Fin)扩展到完全包裹四面的“纳米片”(Nanosheet)或“纳米线”(Nanowire)。这样可以提供更好的栅极控制能力,减少漏电,提高性能和能效。
代表: 三星已经率先在3nm工艺中商业化GAAFET,英特尔也计划在其未来工艺节点中使用类似技术(称为"RibbonFET")。
CFET (Complementary FET):
工作原理: 将NMOS(N型金属氧化物半导体场效应晶体管)和PMOS(P型金属氧化物半导体场效应晶体管)在垂直方向上堆叠,进一步缩小晶体管的占用面积。这是未来几代工艺(如2nm以下)的重要发展方向。

3. 新材料的应用 (New Materials)

寻找或优化新材料以改善晶体管性能和降低功耗。

高迁移率材料 (High Mobility Materials):
工作原理: 使用如硅锗(SiGe)等材料替代纯硅,以提高载流子(电子或空穴)的迁移率,从而提升晶体管的开关速度和性能。
应用: 在FinFET和GAAFET中已经开始应用。
二维材料 (2D Materials):
工作原理: 研究如二硫化钼(MoS2)、石墨烯等二维材料,它们在极薄的厚度下仍能保持良好的导电性,且有望解决量子隧穿等问题。
挑战: 规模化生产和与其他材料的集成仍有很大难度。
新的互连材料 (New Interconnect Materials):
工作原理: 铜互连在极小尺寸下会遇到电阻和扩散问题,研究如钴(Co)、钌(Ru)等新材料作为互连线。

4. 计算架构的创新 (Computing Architecture Innovations)

改变计算的根本方式,不再局限于传统冯·诺依曼架构。

存内计算 (InMemory Computing) / 近存计算 (NearMemory Computing):
工作原理: 将计算单元尽可能地靠近或直接集成到存储单元中,以减少数据在处理器和内存之间来回搬运的“内存墙”问题,这是现代计算的瓶颈之一。
应用: 部分AI加速器和新兴的类脑计算(Neuromorphic Computing)研究。
专用加速器 (Specialized Accelerators):
工作原理: 针对特定任务(如AI推理、图形处理、视频编码等)设计高度优化的专用芯片或模块,而不是依赖通用的CPU。这能大幅提升效率和性能。
代表: GPU、TPU、NPU、FPGA等。这种趋势促成了“异构计算”。
量子计算 (Quantum Computing):
工作原理: 利用量子力学原理(叠加、纠缠)进行计算,对于特定类型的问题(如药物发现、材料模拟、密码学破解)能提供指数级的算力提升。
地位: 仍处于研究和早期商业化阶段,与经典半导体计算是互补而非替代关系。

5. 软件与算法优化 (Software and Algorithm Optimization)

在硬件能力提升受限的情况下,通过软件和算法的改进也能获得显著的性能提升。

编译器优化 (Compiler Optimizations): 提高代码生成效率。
并行计算 (Parallel Computing): 更有效地利用多核和异构计算资源。
AI算法效率提升 (AI Algorithm Efficiency): 例如模型压缩、量化等技术,可以在不显著损失精度的情况下降低AI模型的计算需求。

结论

摩尔定律确实因为物理和经济上的限制,在经典定义下正经历前所未有的挑战,其增速正在放缓。“10纳米”及其之后的工艺节点,是这些挑战的集中体现。

但是,这并不意味着CPU性能的增长就此停滞。相反,整个行业正在从“单线程的性能竞赛”转向“整体系统的效率和功能提升”。先进封装、新型晶体管结构、新材料、架构创新和软件优化等多方面的协同努力,正在共同书写着半导体行业新的发展篇章。

我们可以说,摩尔定律的精神——即持续提供更强大、更高效、更经济的计算能力——正在通过多种创新的方式得以延续和演进,只是实现路径变得更加多元和复杂了。未来的CPU和计算系统将是多种技术的集成体,而不仅仅是某个单一技术节点的微缩。

网友意见

user avatar

【今年刚过去的4月19日是摩尔定律50周年,展望未来的50年,这个话题的讨论也变得更有意义】【多图预警】【黑科技出没】

2015-4-6最终更新完毕,断断续续花了一整个长假的时间,第一次厚颜求赞,哈哈。

4-24更新的IEEE Spectrum做的摩尔本人及Carver Mead专访部分在文章的最后。

正好有相关的作业,整理了来答一下。

  • 从1958年Jack Kilby发明的第一个只包含一个双极性晶体管、三个电阻和一个电容的集成电路到现如今动辄十亿个晶体管的处理器芯片,短短五十几年的时间集成电路产业以历史上前所未有的节奏飞速发展。2014年,半导体生产商共生产制造了250 quintillion(十亿个十亿,十的18次方,短极差)个晶体管,也就是说去年一年中,平均每秒生产出8 trillion(短极差,万亿)个晶体管。
  • 更重要的是作为目前人类最尖端的科技成果之一,各种各样的集成电路不停地升级降价、再升级再降价从而以相对低廉的价格让这项成果为普罗大众所共同享有。这一产业著名的经验法则摩尔定律也因此为大家所熟知。
  • 曾听过一个不恰当的比方:如果汽车工业也是按照半导体产业的玩法,不妨想象一下您可以用多么低廉的价格购买到性能神到飞起的汽车。摩尔定律以平均每年46%的“成长”速率往前推进,而洲际旅行的速度从1900年大型远洋轮船的35公里每小时左右,上升至1958年波音707的885公里每小时,平均涨幅为每年5.6%。但在之后很长一段时间里巡航速度基本上保持不变,波音787只比707快了几个百分点。从1973年到2014年,美国新乘用车(即使在排除SUV和皮卡之后)的燃料转换效率每年仅提升2.5%,从13.5升到37英里每加仑(即油耗从17.4升每百公里降到6.4升每百公里)。

昨天给家里买电脑选什么奔腾赛扬的感觉还在眼前,今天新买到的手机上就已经是4核8核傻傻分不清楚了,这是多美好的时代啊!

但是现在问题来了,飞速的发展在看得到的未来就要触碰到物理极限了,10 纳米之后怎么办?!

先宽宽心,三星总裁在刚刚二月份的ISSCC上发表主题演讲表示:直到5nm不会有根本性困难。

那5nm之后怎么办?而即使是5nm以上的制程现在真的可以这么淡定?

下面从三个大的方面比较系统地来介绍下“怎么办”:

  • “More Moore”、”“More than Moore”、“Beyond CMOS”

(个人作图仅供参考,如有错误敬请指正)

那为什么会这样分成三个大的方向?

用这张图就能更好的理解:

  • “More Moore”做的是想办法沿着摩尔定律的道路继续往前推进。
  • “More than Moore”做的是发展在之前摩尔定律演进过程中所未开发的部分。
  • “Beyond CMOS”做的是发明在硅基CMOS遇到物理极限时所能倚重的新型器件。

一、More Moore

“More Moore”延续CMOS的整体思路,在器件结构、沟道材料、连接导线、高介质金属栅、架构系统、制造工艺等等方面进行创新研发,沿着摩尔定律一路scaling(每两年左右,晶体管的数目翻倍)。

有一个粗略的估算公式

CMOS scaling rule:To enter the next generation node,

L是特征尺寸(就是22nm,14nm,10nm等等),P是相应的能耗,

是传播延时。通过这个公式可以大致推出之后几代制程的性能参数和Roadmap(roadmap就是大致哪一年做到22nm,哪一年做到10nm,哪一年做到7nm的规划,如下图)。

关于这部分内容,上面

@华思通

@吴恒

写得很好,还有

@段阡

学长在另一个问题下的回答也很棒

如果芯片工艺发展不能满足摩尔定律,是否会引发 IT 界的一场创新? - 芯片(集成电路)

,请大家参考。

“More Moore”的挑战在于:

  • 无法承受的能耗密度
  • 原子尺度的尺寸——物理限制
  • 制程、器件的不稳定性和偏差
  • 比例缩小并没有带来实质的性能提升(每次乘0.7或,后面得到的值之间的差越来越小)
  • 高昂的研发和制造成本

二、More than Moore

“More than Moore”侧重于功能的多样化,是由应用需求驱动的。之前集成电路产业一直延续摩尔定律而飞速发展,满足了同时期人们对计算、存储的渴望与需求。大众一提到芯片想到的就是CPU、显卡、英特尔、英伟达、高通,也可能会觉得德州仪器这样名字的“山东某设备制造“公司应该和芯片没什么关系吧(纯吐槽)。

但是这个世界不是光光只有处理器啊!像下图所示,一个系统(比如您的手机芯片组)还有很多其他部分的功能模块,这些橙色的部分还大有文章可做。

  • 首先,像上上张有横纵坐标的图所显示的那样,摩尔定律(主要是数字电路和存储电路)切下了版图的一角却也留下了很大一块的空白。那些“空白”部分(比如模电以及后来兴起的微机电等等)并不是把MOS FET作为单纯的开关来用,也因此和数字电路不停地scaling的玩法不同,当这边看上去快要玩完的时候那边说不定还想大干一场呢。
  • 其次,这些非数字的功能模块还有不少停留在PCB板级系统层面,还有很大的空间和潜力用比如3D IC等的技术向封装层面(System in a Package(SiP)) 或是单芯片层面(System on a chip(SoC))发展。

更直观地理解更高集成度的好处可以参考最新发布的MacBook的主板:

  • 最后,也是最重要的,随着时代的发展,人们对物联网、生医电子等等产业的期待和需求越来越大,也就是说,消费者除了对计算、存储功能还对传输、感测、智能化等功能的要求越来越高。

这意味着什么,这意味着商机啊,意味着大笔大笔的钱啊。

比如

  • THz IC:现在大家常讲的几G几G,Tera是Giga的一千倍啊,是不是很快!
  • Wireless power transmission:无线充电啊,其实现在IC级的无线充电从工业界商用的角度来讲效率还不算高,传输距离也还有很大的限制,还有很大的发展空间啊, 如果一款手机只要在有类似WiFi的地方就能自己充电你是不是会马上冲出去买买买!
  • Power converter for energy harvesting:不仅无线充电啊,芯片还能自己从周围环境吸收能量啊, 是不是吊炸天!
  • 生医电子就不用讲了,神马吹口气就能测癌症的芯片啦、一滴血就能检艾滋的芯片啦、会放电刺激你大脑的芯片啦、能在你血管里游来游去的微机电啦!(这方面还有很多很有意思的生医芯片,有机会再在知乎上给大家详细介绍)

等等等,这些例子都不是科幻想象,都是有被具体流片实现验证的呐!但是为毛我作为消费者还没有接触到!炸裂!

因为啊,相对来说,这些技术或者还不够成熟、或者制造成本过高、或者仍不适合大量生产,还有很大的开发空间,还需要很大的研发投入。所以,业界学界就有很多人提出,别整天快到头啦快到头了的,我们来玩More than Moore好不好,我们继续赚大钱好不好(切,大钱怎么会给你们硬件挣,都在人家互联网公司好不好(纯吐槽,羡慕嫉妒没有恨))。

上面介绍的“More than Moore”其实和去年台积电张忠谋董事长就“下一个发展”所发表的观点是一致的。

台积电张忠谋:物联网将成半导体下一个发展亮点
张忠谋说,摩尔定律分析,半导体经过数十年的发展就差不多“要死了”,就算还可以苟延残喘个5、6年,难道接下来就没有事情做了吗?
为半导体产业把脉,张忠谋提出3个发展方向,
  • 首先摩尔定律下包括射频、输入输出控制等不需要高阶制程的产品可以放在同一封装上,另外发展高阶技术的产品,能将相同制程的不同产品一起封装的先进封装技术,让一颗芯片能整合更多功能,更可以节省空间。  
  • 第二,物联网有机会用到不同的传感器,去执行测量温度、侦测环境、感应人体血压等功能,半导体公司也要必须跟上脚步,掌握这些技术。  
  • 最后,他认为未来的产品须要更佳的低功耗功能,甚至功耗要求比智能手机低10倍,最好一周只充一次电,这技术也将是半导体公司须要突破的。

三、Beyond CMOS

(友情提示,以下部分适合吹水,(有些方向)毕业&找工&投资有风险,跳坑需谨慎)

那如果"More Moore"哪天真的折腾不下去了,难道就坐等CMOS到头,赚赚"More than Moore"的钱算啦?当然不会。作为无论研发投入总量还是占收入比都是最高的几个行业之一,业界众公司比如Intel,2014年115.37亿美元的研发经费投入都有在布局不远的以及遥远的将来。

搜索Ian A. Young、Dmitri Nikonov、Kelin J. Kuhn这些Intel的科学家,您就会发现他们正在研究一些相当炫酷的东西。

这个领域里还有一位清华出身耶鲁的PhD毕业,现在就职于GLOBALFOUNDRIES的科学家

An Chen,他在这个方面有很多研究,也是GLOBALFOUNDRIES在International Technology Roadmap of Semiconductors (ITRS)的代表,主持ITRS中the Emerging Research Device (ERD) working group的工作。15年有编一本新书:《

Emerging Nanoelectronic Devices: An Chen, James Hutchby, Victor Zhirnov, George Bourianoff: 9781118447741: Amazon.com: Books

》。

Beyond CMOS的主要思路就是发明制造一种或几种“新型的开关”来处理信息,以此来继续CMOS未能完成之事。因此理想的这类器件需要具有高功能密度、更高的性能提升、更低的能耗、可接受的制造成本、足够稳定以及适合大规模制造等等的特性。

据说知乎爆照会比较多赞,就先po一张(比较全的)玉照。

下面的综述表格适合想深入了解或是做这方面研究的知友:

接下来介绍一些具体的Beyond CMOS的新型器件。

1.Tunneling FET (TFET)

TFET 主要应用量子力学的隧穿原理,直接穿越source和drain间的屏障而不是扩散过去。

优势:

  • 实现低Vdd(电源电压)、低功耗以及更好的次临界摆幅
  • 与CMOS工艺兼容

挑战:

  • 低饱和电流
  • 提高对内部电场的栅极电压控制度有难度
  • 界面态的问题(在传送和接收端都需要足够高界面密度来为载子提供能量充足的位置)

2.Nano-electro-mechanical Switch (NEMS)

MEMS的进阶版,用上图所示的悬梁臂来做为机械开关。

优势:

  • 理论上可以做到为零的泄漏电流和亚阈值摆幅
  • 对温度的敏感度低
  • 对电磁冲击免疫
  • 与CMOS工艺兼容

挑战:

  • 由于悬梁臂的机械动作带来较低的开启关闭速度
  • 纳米级接触的可靠性
  • 表面力产生的突刺
  • 受到隧穿效应限制的比例缩放
  • 高吸和电压

3.Single Electron Transistor (SET)

栅端电压控制稳定状态间的调谐,实现“岛”上单一电子的增或减。

优势:

  • 高速
  • 高器件密度
  • 高能效
  • 可能带来新奇的功能和应用
  • 与CMOS工艺兼容

挑战:

  • 尺寸与温度的权衡
  • 低增益
  • 较大的阈值电压变化
  • 寄生电容
  • 低输出电流、高输出阻抗
  • 有限的扇出数
  • 较低的抗噪声能力
  • 尚未完全成熟的制造工艺

4.Quantum Cellular Automata (QCA)量子元胞自动机

通过改变元胞编排结构来表示二进制。

相邻的元胞由于库仑耦合效应趋向于对齐一致,从而实现信息的传递。

已有通过实验演示的半导体、分子、磁性点类型的量子元胞自动机提供了低功耗,新型信息处理方式、传输机制,以及多数决操作。

QCA 量子电路是未来实现量子计算机的技术之一。

挑战:

  • 工作温度的限制
  • 在极端尺寸下的图形构造

5.Atomic Switch

原子开关基于两电极间的金属原子桥的形成与湮灭,从而形成门(相当于栅极)控开关模式。

优势:

  • 高扩展性
  • 低操作电压和能耗
  • 作为记忆体的双端器件应用时,与conductive-bridge RAM (CBRAM)类似
  • 相对来说存在低制造成本的可能性
  • 3D堆叠结构

挑战:

  • 需要提高三端器件所具有的性能(速度、耐久度、均匀度)
  • 稳定性和高可变性需要被考量
  • 速度由电极活性表面的离子输运和电化学反应决定
  • 需要对工作机制有更深入的了解

6.SpinFET

利用电子的自旋方向来携带信息。

相关技术也是未来实现量子计算机的技术之一。

优势:

  • 旋转的自由度使额外的信号调制和控制成为可能
  • 具有场效应晶体管的结构且与CMOS工艺兼容
  • 理论上有更小的传输耗散
  • 无挥发性
  • 可编程性

挑战:

  • 磁性材料及其制造工艺
  • 需要高效率的自旋注入和侦测来实现足够多的开/关比例
  • 自旋轨道间的栅极调制的强度
  • 自旋弛豫及其寿命

7.Graphene FET 石墨烯FET

2D材料,蜂窝状的单原子碳结构。

优势:

  • 高迁移率(有构造更快速FET的潜力)

挑战:

  • 现有的研究都没有实现电流饱和gds高内在的电压增益<0.4带有电压增益的电路结构难以实现
  • 石墨烯没有带隙(band gap)
  • 开/关电流比欠佳不理想的开关

石墨烯材料的最重要的缺陷就是缺少带隙,所以这方面也有各种各样的研究尝试。

8.Carbon Nanotube FET 碳纳米管FET

CNT是由石墨烯薄片卷起来的纳米级直径的圆管。

优势:

  • 在RF电路中的应用较有前景
  • 在表面的一维输运 可实现极佳的沟道控制和高线性度(Id ~ Vgs)
  • 由于较大的平均自由程CNT有地热噪声以及操作在THz频率的潜力

挑战:

  • 现有实现的高性能CNT内是有金属喷镀的,需要设法摆脱
  • 一个碳纳米管只能承载10至30 μA的电流,因此需要几百个碳纳米管来达到mA级别的漏端电流
  • 已有的CNT FET amplifier with 11 dB gain at 1.3 GHz
  • 大规模制造工艺仍有待发展

碳纳米管更具体的方面知乎上有

@吴恒

的优质答案可供参考

碳纳米管会代替传统硅材料成为更优质的计算机电子元件材料吗,现在大规模应用的阻碍是什么? - 吴恒的回答

9.Nanowire FET

优势:

  • 相比CMOS,对载子/沟道有更好的控制

  • 当直径很小(几个纳米)时,有一维(弹道)的传输效果

  • 相比CMOS有大约4倍的速度提升
  • 环形栅在高速器件中很有前景

挑战:

  • 可靠度和器件的可复制性
  • 达到mA级别的电流需要很多单一器件的排列
  • 仍未有RF应用的实现

Beyond CMOS部分引用前文提到的华人科学家An Chen已发表的论文结论做一个小结:

根据时间上的状态变量和开关装置做的分类:

ITRS ERD组基于评价和调查,对上述三大类新型逻辑器件在比例缩小能力、速度、能效、开关(1/0)比、操作可靠性、室温下性能、CMOS工艺兼容性等方面的归一化评估:

简单地说单一射线上的数值越大越好,最终所包围的面积越大越好。

全文最后用ITRS(国际半导体技术蓝图

ITRS_百度百科

)公布的一份报告中的图片作为总结。

注意看左右两条长直线和中间的五个大层面。

偏左边是已有的成熟技术,偏右边是新型的信息制程技术。

  • 最下层的状态变量有从电子电荷向分子、极化、强电子相关态、自旋方向等方向发展的趋势。
  • 第二层材料方面有从硅、碳、宏观分子材料、纳米结构、复合金属氧化物等方向发展的趋势。
  • 第三层的器件结构层级有从CMOS向分子器件、自旋器件、铁磁性器件、量子器件等方向发展的趋势。
  • 第四层的数据载体有从模拟量、数字量像模式量、量子位等方向发展的趋势。
  • 第五层的计算机架构有从冯诺·依曼架构、多核架构向可重构、量子、形态学计算机等方向发展的趋势。

另附上2002年一篇paper的几张综述图表给有兴趣想继续深入了解的知友。

(而且有包含前文没有介绍的Memory的部分)

以上全文中非原创图片均来自公开的互联网,如有侵权立刻删除。

部分个人论述非学术结论,仅供参考,如有错误敬请指正。

专业名词翻译可能有误或和大陆常用词不同,敬请指正,有些实在无法翻译,还请见谅。


4-24更新——IEEE Spectrum做了一个关于摩尔定律50周年的专题(仍在更新中):

Special Report: 50 Years of Moore's Law

甚至有采访到Gordon Moore本人以及超大规模集成电路(VLSI)的祖师爷Carver Mead(他是摩尔定律的命名者;我在另一个回答有提到,他也是神经形态计算机之父

IBM 发布新型 SyNAPSE 神经芯片,会对整个计算机乃至科技领域产生什么影响? - 薛矽的回答

)。

       引自科技中国「卡弗·米德」词条 http://www.techcn.com.cn/index.php?doc-view-134697.html     
       摩尔先生在1965年提出定律时就在《电子》(Electronics)杂志中就表明了这一观点,现已 73 岁高龄的他对此仍深信不疑。他表示:“我愿意对摩尔定律的任何问题进行担保。”     该定律最初只是摩尔先生做出的一个简单推测,主要探讨了新兴芯片行业多快可以在单一集成电路中容纳更多元件的发展周期。加利福尼亚理工学院着名物理学家米德(Carver Mead)后来将其称为摩尔定律,他认为“它更是一种个人预言,而非仅仅是定律”。   Moira Gunn:你早在1965年便撰写了那篇具有开创性的文章,并且你能从中看到摩尔定律的所有苗头,但直到你在英特尔工作达10年之久后,你的发现才被称为摩尔定律。根据你的回忆,第一次出现摩尔定律的名称是什么时候?   戈登·摩尔博士:对这一点最了解的是我的一个朋友Carver Mead,当时他是加州理工大学教授,是他把我的发现称作摩尔定律。不知怎么的这一名称就流传下来了。几十年来,我甚至不愿使用这一说法,但最终我还是习惯了这个名称。     

这里简单翻译一些这次IEEE Spectrum专访中的有意思的对话片段(只是大意,全文请移步原文链接):

...

  • Rachel Courtland(IEEE Spectrum副主编):您在过去曾多次预测摩尔定律的终结,您现在认为它还能持续多久?
  • Gordon Moore: 恩,我从来没有准确的预测它的终结,我说过我无法看到比下一个世代(的芯片)更远的未来。那儿似乎有一堵穿不透的墙,但这堵墙一直在往后退。我很惊讶于工程师们有如此强大的创造力能够在看起来只能完全停滞的情况下找到新的出路。...我记得一次霍金在硅谷的时候,有人问他怎么看集成电路技术所面临的极限。虽然不是他的研究领域,但他总结了两点:光的有限速度和材料的原子特性。我觉得他是对的。我们已经接近原子极限,而且我们也利用了一切优势来促使速度提升,但是光速会最终限制性能。这些基本的问题目前看来依然没有很好的解决方案,而在接下来的几个世代中我们却将要直面它们。
  • ...
  • R.C.: 您是否认为我们对电子类产品的消费习惯会因为摩尔定律的终结而改变?
  • G.M.:我不觉得会改变太多。只要有新的产品有成长的能力,它们会很快的迫使旧产品更新换代。当我们是在想不出还有什么新的花样可以玩时,人们可能会觉得评不需要每年都换新的,可能一个电子产品可以用四五年。这将会使整个产业的成长明显放缓,但是我认为这样的事发生是不可避免的。
  • ...
  • R.C.: 你最初的预测主要是基于芯片上各部分的成本会不断下降的这样一个想法。所以,这是最终将决定它也是因为这点吗?这是一个经济规律,所以它会有一个经济规律式的消亡?
  • G.M.:我认为这最终将是一个技术消亡的问题,而不是一个经济问题。当他们不能做得更小的时候,人们仍将在相当长一段时间里继续从产品中压低成本。但我敢肯定,那时就是最终时刻来临的时候了。
  • R.C.: 我告诉一些人今天将要来采访您,然后我问他们我应该问您什么问题。有些人大笑着说:“你能不能问问他我们怎样才能摆脱这个烂摊子?”因为他们都正挣扎在这些技术难题之中。
  • G.M.:Whoo. Well, 你总是可以办理退休然后搬到夏威夷来~ (答主脑补此处应有笑声,从英特尔退休后,戈登·摩尔通过戈登和贝蒂·摩尔基金会专注于慈善事业。他住在夏威夷的海边。)
  • ...
  • G.M.:这是商业的本质。世上没有那么多可以轻轻松松赚钱的生意,有的话(半导体产业,集成电路产业)也肯定不会是其中之一。

对Carver Mead的采访

...

R.C.: 摩尔定律不是真正的定论,至少不是像我们所定义的物理定律一样,您如何像普通人解释它?

Carver Mead:我总是需要澄清(特别是在早期),这不是一个物理定则。这是一个关于人类行为的规律。为了让事情都像我们半导体技术的发展一样,这需要极大数量的具有创造性且十分努力的聪明的人来实现。他们相信这种努力会造就一个成功的事业否则他们不会付出努力。这种对有可能实现目标的信念最终使得梦想真正得以实现。

摩尔定律实际上是关于人们对未来的信念以及他们愿意投入精力促使其发生的意愿。这是一个关于人类(人性,humanity)的了不起的宣言。

...

R.C.: 当摩尔定律即将终结,会发生什么?

C.M.:我们最不想做的事就是在摩尔定律50周年的当下充斥着一些关于它的即将结束的悲观情绪。事实上,针对晶体管的盲目发展更小的尺寸这条路的确是不会永远持续下去的,但这并不意味着建设更复杂,功能更强大的电子系统的时代即将结束。

有很大数目的非常聪明的人们正在一刻不停地挑战并推进极限。比如,有人正试图将光学和电子元件集成在同一芯片上,也就是所谓的硅光子学,而这还只处于起步的阶段。

我的经验是,当你觉得在一条学习曲线上感到空气稀薄,在某处总会有一个突破口,但突破口永远不在你正在思考的位置。我们永远无法明了,直到下一个令人激动的BIG thing真正发生。但总会有一个它等在那。

Reference:

[1]Dmitri Nikonov, "CMOS Scaling".Intel.

NikonovBeyondCMOS_1_scaling.pdf

[2]Zhang G.Q., Roosmalen A.J. "More than Moore: Creating High Value Micro/Nanoelectronics

Systems." – Springer,2009 Chapter 1. The Changing Landscape of Micro/Nanoelectronics.

G.Q. Zhang and A.J. van Roosmalen.

springer.com 的页面

[3]A.Allan. 2008 ITRS ORTC.

ucsd.edu 的页面

[4]D. Nikonov and I. Young, "Uniform Methodology for Benchmarking Beyond-CMOS Logic

Devices", Proceedings of IEDM, 25.4 (2012)

nanohub.org 的页面

[5]K. Bernstein , R. Cavin , W. Porod , A. Seabaugh and J. Welser "Device and architecture

outlook for beyond CMOS switches", Proc. IEEE, vol. 98, no. 12, 2010

google.com.tw 的页面

[6]2007 International Technology Roadmap, Emerging Research Devices

itrs.net 的页面

[7]J. A. Hutchby, G. I. Bourianoff, V. V. Zhirnov, and J. E. Brewer,"Extending the road beyond

CMOS". IEEE Circuits Devices Mag. 18, 28 (2002).

stanford.edu 的页面

[8]

IEDM: Nanoelectronics provide a path beyond CMOS

[9]Wolfgang Porod."Emerging Nanoelectronic Device and Circuit Technologies".IEEE Rock River

Valley Section ●29 March 2006.

ackoneup.net 的页面

[10]An Chen,"Emerging research device roadmap and perspectives" (ICICDT), 2014 IEEE

International Conference onIC Design & Technology, 2014 , Page(s): 1 - 4

[11]Enrico Sangiorgi. "When More Moore meets More than Moore and Beyond CMOS"ARCES,

University of Bologna – IUNET.

nanofunction.eu 的页面

[12]Kwlin J.Kuhn.Intel Fellow,"CMOS and Beyond: Future Device Technology"Intel Corporation.

EuroNanoForum 2013

euronanoforum2013.eu 的页面

[13]C. Carta1, M. Claus2, M. Schröter2,3 and F. Ellinger1 "Review of Advanced and Beyond

CMOS FET Technologies for Radio Frequency Circuit Design"

mos-ak.org 的页面

[14]

Gordon Moore: The Man Whose Name Means Progress

[15]

Q&A: Carver Mead

[16]

Special Report: 50 Years of Moore's Law

类似的话题

  • 回答
    CPU 摩尔定律的“失效”与“10纳米限制”以及“10纳米之后怎么办”是当前半导体行业非常热门且复杂的话题。让我们来详细解读一下: CPU 摩尔定律的“失效”与“10纳米限制”首先要明确一点:严格意义上的、按照经典定义(晶体管数量每1824个月翻一番)的摩尔定律,在物理上和经济上都面临着巨大的挑战,.............
  • 回答
    这是一个非常有趣且复杂的问题,要回答“CPU 的性能是不是快到天花板了?为什么?”,我们需要从多个角度进行深入探讨。简单来说,不能一概而论地说CPU性能已经达到了绝对的天花板,但我们确实正面临着一些前所未有的物理和工程挑战,使得持续的、指数级的性能提升变得越来越困难。下面我将详细阐述原因: 一、 历.............
  • 回答
    CPU(中央处理器)是计算机的大脑,负责执行计算机程序的所有指令。它的工作原理虽然复杂,但可以分解为几个核心阶段和组件。下面我将详细地解释 CPU 的工作原理:CPU 的核心组成部分:在深入工作原理之前,了解 CPU 的主要组成部分至关重要:1. 算术逻辑单元 (ALU Arithmetic L.............
  • 回答
    CPU 的运行速度,说到底,就是它内部电子信号传递的速度。你可能会想,电子信号里面有电子,而电子是可以运动的,那么它的速度会不会受到“光速”这个终极速度的限制呢?咱们得从几个层面来聊聊。首先,CPU 内部最核心的工作就是处理电信号,这些电信号在导线上传播。你可以把这些导线想象成微型的电线。当一个电信.............
  • 回答
    CPU 的功耗与很多因素息息相关,远不止是执行简单指令那么简单。它是一个复杂的能量消耗过程,可以分解为以下几个主要部分:CPU 功耗的几个主要组成部分:1. 动态功耗 (Dynamic Power): 这是 CPU 在工作时最主要的功耗来源,与 CPU 的活动程度直接相关。它的主要构成是: .............
  • 回答
    你想知道为什么 CPU 的一级缓存(L1 Cache)不能做得更大一些,是吧?这个问题挺有意思的,因为它触及了 CPU 设计中最核心的权衡和挑战。简单来说,虽然理论上缓存越大越好,能存更多数据,但现实中一级缓存之所以“小”,是因为它的设计目标非常明确,而且一旦增大,就会引发一系列连锁反应,让 CPU.............
  • 回答
    CPU 的指令集,简单来说,就是计算机能听懂的一系列基本命令。你可以想象成 CPU 是一台需要严格按照手册才能工作的机器,而指令集就是这份手册。那么,这份“手册”到底放在哪里呢?这其实是一个涉及硬件和软件协同工作的问题。首先,我们要明确一点,CPU 本身 并不直接存储 指令集。CPU 是一颗精密的电.............
  • 回答
    CPU 的核心模式和用户模式,以及我们常说的“root”和“不 root”权限,它们之间确实有很紧密的联系,但又不是完全等同的概念。更准确地说,核心模式/用户模式是 CPU 硬件层面上区分不同运行状态的一种机制,而 root/不 root 权限则是操作系统层面基于这种硬件机制实现的权限管理概念。让我.............
  • 回答
    哈哈,这个问题问得很有趣!你买显卡不买CPU开不了机,这就像问为什么你买了汽车的车轮,但没有发动机它就不能跑一样。咱们来掰开了揉碎了好好说说。CPU:电脑的“大脑”首先,咱们得明白CPU是什么。CPU,全称中央处理器(Central Processing Unit),是电脑最核心的那个部件,你可以把.............
  • 回答
    这个问题其实非常普遍,很多朋友在购买笔记本时,可能会纠结于AMD和Intel两大阵营,或者在日后想升级设备时,会想到这个问题。简单来说,AMD CPU 的笔记本,通常情况下是不能直接更换为 Intel CPU 的。这背后的原因,我们要从笔记本电脑的硬件设计和兼容性上好好捋一捋。1. 核心的差异:CP.............
  • 回答
    CPUZ 这款小巧的软件,能把我们电脑里那个看不见的“大脑”——CPU——的方方面面都摸个一清二楚,其中有个很关键的信息就是它的“制程工艺”。 咱们今天就来聊聊,CPUZ 是怎么把这个挺技术性的数字给咱们展示出来的,而且是怎么做到这么准确的。首先得明白,“制程工艺”到底说的是啥。 简单来说,它代表了.............
  • 回答
    浮点计算,简单来说,就是计算机处理带有小数点的数字的能力。这和我们平时计算整数(比如数苹果)不太一样。比如,你要计算一个物体的运动轨迹,速度可能是每秒 3.14 米,加速度是 9.81 米/秒²,这时候就离不开浮点数了。 什么是浮点计算?浮点计算的“浮点”二字,形象地比喻了小数点的位置是可以“浮动”.............
  • 回答
    CPU制程的“代沟”:为何不能跳级?我们常听到CPU制程又进步了,从10nm到7nm,再到现在的5nm、3nm,甚至更小的节点。这种数字上的进步,就像汽车排量、手机像素一样,似乎是越小越好,越先进越牛。但你有没有想过,为什么CPU的制程不能像坐火箭一样,一下子从10nm直接跳到1nm,或者从5nm直.............
  • 回答
    在深入探讨 CPU 的浮点运算能力为何不如 GPU,以及为何不单纯堆高 CPU 的浮点运算性能之前,咱们得先理清楚它们各自的“出身”和“使命”。想象一下,CPU 就像一个全能型的瑞士军刀,它设计之初就是要应对各种各样、千变万化的计算任务。它需要能够高效地处理逻辑判断(比如“如果…那么…”)、整数运算.............
  • 回答
    关于CPU顶盖材质的讨论,银的导热率确实比铜更高,这一点是毋庸置疑的。但CPU顶盖能不能换成银的,这可不是个简单的是非题,背后牵扯到不少技术和成本的权衡。咱们来掰扯掰扯这件事。首先,咱们得明白CPU顶盖是干嘛的。它主要作用是把CPU核心产生的巨大热量,有效地传递给CPU散热器。这个过程叫热传递,而传.............
  • 回答
    电脑CPU和手机CPU,虽然名字里都带个“CPU”,都是处理核心,但它们之间的差距,那可不是一点半点,更像是一对站在不同起跑线上、追求不同目标的双胞胎兄弟。要想说透了,咱们得从它们各自的“出身”、“性格”以及“工作环境”这三大方面来聊。 一、出身:基因决定命运首先,得明白它们俩的“父母”不一样,或者.............
  • 回答
    一个非常有趣的问题,它触及到了现代处理器设计的核心矛盾之一:资源分配。假设我们真的能剥离CPU中的集成显卡(iGPU),并将这部分宝贵的物理空间、功耗和设计精力投入到CPU核心本身,这会对CPU性能带来怎样的改变?这不仅仅是“一块地多了就能盖更多楼”那么简单,而是涉及架构、功耗、散热、市场定位等一系.............
  • 回答
    设想这么一个时代,中央处理器(CPU)的计算能力已经发展到了一个令人难以置信的境地,强大到足以承担起原本属于图形处理器(GPU)的任务。这究竟意味着什么?CPU 的频率又会攀升到怎样一个令人惊叹的高度?要深入探讨这个问题,我们得从 CPU 和 GPU 各自的特性以及它们在现代计算中的角色入手。CPU.............
  • 回答
    关于计算机CPU的保密性,确实存在许多技术、商业和法律层面的原因,导致其设计细节、制造工艺和核心架构等信息无法完全公开。以下从多个角度详细分析这一现象的成因: 1. 技术保密与商业竞争CPU是计算机系统的核心,其性能、功耗、安全性等直接影响整个系统的竞争力。以下是具体原因: (1)技术复杂性与专利保.............
  • 回答
    GPU 不能完全取代 CPU 的最大原因在于它们 本质上的设计目标和擅长的任务类型存在根本性的差异。虽然 GPU 在某些特定领域表现出惊人的并行处理能力,但 CPU 仍然是通用计算的核心,是计算机大脑中不可或缺的组成部分。我们可以从以下几个方面来详细阐述:1. 设计理念和核心架构的差异: CPU.............

本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度google,bing,sogou

© 2025 tinynews.org All Rights Reserved. 百科问答小站 版权所有