14nm光刻机是怎么做出7nm和5nm芯片的？
理解这个关键点，我们需要先明白两个概念：
1. 工艺节点命名（Node Naming）： 像“7nm”、“5nm”这样的数字，最初确实与晶体管栅极长度等物理尺寸有关，但随着技术发展，它更多地演变成了一个市场营销和工艺世代的代号，而不是一个精确的物理尺寸衡量标准。所以，“7nm”和“5nm”的命名，并不意味着芯片上的每一个特征都精确地缩小到7纳米或5纳米。它更多地代表了一定密度和性能的提升。
2. 光刻（Lithography）： 这是芯片制造中最核心的步骤之一，其作用是将电路设计图案“印”到硅片上。光刻机的关键在于其使用的光源波长（如DUV紫外光）和数值孔径（NA），它们共同决定了光学系统的分辨率，也就是能“印”出的最小特征尺寸。DUV（深紫外光）光刻机的光源波长通常在193nm。
那么，193nm DUV 光刻机如何“制造”出7nm甚至5nm的芯片呢？
这里的“14nm光刻机”更准确的说法应该是“为14nm及更先进工艺设计和制造的DUV光刻机”。当要制造7nm或5nm工艺的芯片时，我们使用的仍然是基于193nm DUV光源的光刻机，但通过一系列更高级、更复杂的“魔法”来实现。
核心技术就是：多重曝光（Multiple Patterning）。
想象一下，你要用一把宽约1厘米的画笔，去绘制一个只有0.5厘米粗细的精细线条。直接画一次是不可能的。但如果你用这把画笔先画出1厘米的线，然后在其旁边再画一条1厘米的线，通过巧妙的定位和偏移，就能在中间形成一个0.5厘米的缝隙。再重复几次，就可以“累积”出比画笔本身更精细的图案。
多重曝光就是这个道理，而且它比画画复杂得多，涉及极其精确的控制。主要有两种实现方式：
一、 两种主要的多重曝光技术：
1. LELE (Lithoetchlithoetch)：
原理： 字面意思是“光刻刻蚀光刻刻蚀”。这是最基础的多重曝光方式。
步骤：
第一次光刻： 使用光刻机将设计的一部分图案（例如，一半的金属线）印到硅片上，然后进行刻蚀，将这部分图案“固化”下来。
第二次光刻： 极其关键的一步！ 必须精确地对齐（Alignment）上一步刻蚀好的图案，然后再次使用光刻机，将另一部分设计图案（与第一部分图案间隔开，例如另一半的金属线）印到硅片上，同样进行刻蚀。
挑战： 每次光刻后的对齐精度要求极高。如果两次光刻的图案有一点点偏差，最终形成的线路就会出现问题，导致短路或断路。这种累积两次光刻和刻蚀的流程，使得制造过程更长、成本更高，良率也面临严峻考验。
2. SADP (SelfAligned Double Patterning) / SAQP (SelfAligned Quadruple Patterning) 等：
原理： “自对齐”。顾名思义，这种技术的核心在于让后续的图案能够“自动”对齐到前一步的图案上，减少了对外部高精度对齐系统的依赖，从而提高效率和精度。SADP更常见，SAQP是其进一步发展。
以SADP为例（用于制造更小的间距）：
步骤：
第一步：沉积“牺牲层”和“导向层”。 在硅片上沉积一层薄膜（牺牲层），然后在其上再沉积一层薄膜（导向层）。
第二步：光刻定义“模板”。 用光刻机将设计中的一个图案（比如一条线）印在导向层上，然后刻蚀掉。
第三步：剥离“导向层”。 将导向层剥离，但牺牲层仍然留在原处。
第四步：沉积“填充层”。 在整个硅片上沉积一层新的材料（填充层），它会填充之前导向层被刻蚀掉的区域，并且覆盖在牺牲层上。
第五步：刻蚀“填充层”。 对填充层进行平坦化刻蚀（CMP），一直刻蚀到牺牲层的表面。这时，填充层就会被切割成两半，这两半就被“自对齐”地夹在牺牲层两侧。
第六步：剥离“牺牲层”。 最后，将中间的牺牲层去除。剩下的两半填充层，就形成了比原来光刻出来的“模板”更细、更紧密的双线图案。
SAQP (SelfAligned Quadruple Patterning)： 这是SADP的升级版，通过两次SADP过程，可以将一个光刻图案“复制”成四个紧密的图案，从而进一步缩小特征尺寸。
优势： 相对于LELE，SADP/SAQP的自对齐特性极大地提高了精度和效率。
二、 EUV (Extreme Ultraviolet) 光刻的介入：
尽管DUV光刻机可以通过多重曝光实现更小的特征尺寸，但这种方法成本高昂、工艺复杂、良率下降、生产周期长。每增加一次光刻和刻蚀，都会显著增加制造成本和时间。
所以，当工艺节点进入7nm甚至5nm时代，EUV光刻机（使用13.5nm的极紫外光）才开始成为关键。EUV光刻机相比DUV，其分辨率更高，理论上可以直接实现更小的特征尺寸，省去了复杂的多重曝光步骤。
那么，回到最初的问题：14nm光刻机是如何做出7nm和5nm芯片的？
这里的“14nm光刻机”通常指的是支持14nm工艺节点的DUV光刻机。这些机器在设计时，就考虑到未来工艺节点可能需要更先进的成像技术，所以具备了支持多重曝光的能力。
对于7nm工艺： 制造7nm芯片时，依然会使用193nm DUV光刻机，但会大量采用LELE或SADP等先进的多重曝光技术。例如，制造7nm芯片中的金属栅线，可能需要进行至少两次（LELE）或多次（SADP/SAQP）的光刻和刻蚀过程，才能形成足够密集和精细的图案。
对于5nm工艺： 5nm工艺则是在DUV多重曝光的基础上，进一步增加了多重曝光的次数（如SAQP），或者开始引入EUV光刻机。一些5nm工艺的复杂层（如关键的金属互连或栅极），可能仍然会使用DUV结合多重曝光，而核心的逻辑单元（如晶体管的栅极）则会越来越多地使用EUV光刻。
总结来说：
“14nm光刻机”并非直接“输出”7nm或5nm的图案。它是一个平台，通过叠加使用更先进的“多重曝光”技术，才能在193nm DUV光源的物理限制下，间接“制造”出比DUV光刻机本身直接成像分辨率更小的7nm和5nm工艺芯片。
这就像是用一把普通尺子（DUV光刻机），通过精密的测量和多步的划线（多重曝光），最终绘制出一幅比尺子本身更精细的图案。而EUV光刻机则相当于引入了一把更精密的尺子，可以直接绘制出更小的图案，大大简化了流程。
所以，14nm光刻机做出7nm和5nm芯片，靠的是技术的迭代和工艺的深化，核心在于多重曝光（LELE, SADP/SAQP），以及随着工艺推进，EUV光刻机的辅助和逐步替代。这个过程体现了人类在精密制造领域不断突破物理极限的智慧和努力。
网友意见
其实并没有14nm光刻机，现在分DUV和EUV，发一个删减版的简单说一下吧，完整版看我水印可以知道在哪里。
稍微关注一点这块的人，大概都知道现在的光刻机大体上分为DUV和EUV。DUV是目前比较成熟的方案，现阶段最高采用193nm波长的深紫外光源，被广泛应用在7nm（N7)以及7nm以前的工艺里。伴随着工艺的继续微缩，DUV已经力不从心，所以现在无论是台积电还是三星都引入了极紫外光源的EUV光刻工艺。EUV的波长是13.5nm，相比于193nmDUV提升了不止10倍，为未来很长一段时间的工艺微缩扫清了障碍。
首先我们简单科普一下光刻分辨率和工艺节点的关系，为什么193mm的深紫外光刻机可以制造7nm工艺的芯片？
具体的原因大体上有如下几点：
1、半导体工艺的X-nm工艺并不真的对应晶体管就那么小，通常这只是一个“代际”的命名，用来表示一个相对的代数而已，22nm的最小特征尺寸并不是22nm。甚至因为前两年三星这个搅屎棍的出现，现在连这个X-nm的名称都不能准确衡量各家工艺的代际了，三星的5nm和台积电的7nm以及Intel的10nm是一代，这种事也就三星最爱干。总体来说，最小特征尺寸的Y-nm远大于命名里的X-nm。
2、光刻机实际上也是一个复杂的光学系统，光源的分辨率和最后输出光线的分辨率并不是完全一致的。
3、在光刻机以外，我们有很多& 可以增强、提升实际分辨率的手段，主要是多重曝光。
光刻分辨率
对于一个光刻机，其实际的分辨率计算工艺大体是：
其中CD就是最小特征尺寸，也就是半周期Half-Pitch的尺寸，K1是一个常数，在不同的光刻方案中不太一致，NA上方那个λ就是输入光源的波长了，而最下方的NA是光刻机光学系统的数值孔径。
对于常数K1，目前ASML的DUV光刻机最高K1是做到了0.25附近（具体看参考资料1或3或上图），而EUV大概还是在0.35附近。
对于波长λ来说，现行的技术无非就DUV的193nm，以及EUV的13.5nm两个。显然，输入光源的波长越小，实际可以光刻的工艺也就越小。
对于数值孔径NA来说，对于非浸润式DUV方案这个数值的上限一般是1.0，浸润式DUV方案则是1.35附近。相比于非浸润式，浸式光刻机在光刻时额外使用了液体来进行折射，一般所使用的都是纯水，折射率约为1.33，这也是为什么浸润式的NA要大一些的关系。而在EUV这块，目前最高也就0.33NA。
有了以上的数据，我们来计算一下目前DUV光刻机和EUV机的大体分辨率吧：
DUV=0.25*193/1.35=36nm
EUV=0.33*13.5/0.35=12.7nm
以上各项数值可能有略微偏差，并且要考虑一些容许的误差范围，实际上的分辨率不会那么高。就实际来说，ASML最新的DUV的分辨率是38~40nm，而EUV则是13nm。
上述极限分辨率乘以2，对应到半导体7nm 5nm的MMP（或者反过来）就可以知道一个光刻机能做什么工艺的了。
可以看到其实7nm最难的MMP（finfet那里比较容易）是40nm，DUV最高36*2=72是无法满足的，此时就要用到刚刚说的多重曝光了，理论上没翻倍一次，分辨率增加一倍，所以双重的SADP就可以做7nm了，理论上四重SAQP也可以5nm。LE套娃理论上也是套几次提升多少，但因为误差大，实际做不到那么高，看下图对应就好。
这个图已经换算了直接对应上表就可以，不能对应再上面的ASML的分辨率。
因为删减的关系说的可能比较乱，可以关注等一下全文在知乎公开，或者去同名微博看。
类似的话题
-
14nm 光刻机做出 7nm 和 5nm 芯片？这听起来有点像用旧工具造出精密的现代艺术品，但实际上，这里的“14nm光刻机”并不是指光刻机本身直接制造出7nm或5nm特征尺寸的芯片。这是一个关于“工艺节点命名演进”和“多重曝光、图案化叠加技术”的巧妙结合。理解这个关键点，我们需要先明白两个概念：1............. -
用DUV光刻机加工14nm制程的照版，在刻蚀时多腐蚀一些，是否能实现7nm芯片？这确实是一个非常吸引人的想法，因为它触及了当前半导体制造中最核心的挑战之一：如何在现有技术基础上逼近更先进的制程节点。不过，答案是否定的，简单地在刻蚀时多腐蚀一些，是无法在DUV光刻机上实现7nm制程的。要理解这一点，我.............
-
你是不是想找找市面上那些用14纳米和16纳米工艺制造的手机处理器，想了解一下具体有哪些型号，还有它们各自有什么特点？这俩工艺确实在手机芯片发展史上占据了很重要的位置，承载了当时不少旗舰和次旗舰的性能表现。咱们这就来仔细扒一扒，争取让你看得明明白白，而且咱这儿说话，保证地道，绝不是那种机器味儿。要说1.............
-
华虹14nm良率25%，这在半导体工艺发展阶段，只能说是非常非常早期，离真正的、大规模量产还相当遥远。用一个不太严谨但形象的比喻，这就像是刚刚搭建好一个简易的实验室，里面的设备还没完全调试好，生产出来的产品也大多是“残次品”，只能勉强作为样品或者测试品。咱们来一点点拆解，看看25%良率到底意味着什么.............
-
乌合麒麟在14nm芯片事件上连续两次“道歉”，这一事件背后涉及了技术解读、公众认知、以及信息传播的复杂性。我们可以从以下几个角度来详细看待此事：一、 事件的起因与乌合麒麟的定位 事件背景： 2023年8月，华为发布了Mate 60 Pro手机，其搭载的芯片制程工艺成为公众关注焦点。尽管华为和相关.............
-
这个问题很有意思，也触及到了集成电路制造和性能提升的核心问题。简单来说，把14nm CPU的长宽增加一倍，并不能直接得到7nm CPU的性能。 它们是两个完全不同的概念，原因非常复杂，我来给你好好掰扯掰扯。首先，我们要明确一点：“nm”（纳米）在CPU领域，指的是“制程工艺”（Process Nod.............
-
华为将14nm自主芯片生产线从台积电转向中芯国际，这无疑是近期半导体产业界乃至国际格局中一个颇受关注的事件。要理解这件事的深层含义，我们需要从几个维度去剖析，包括技术、供应链、地缘政治以及对华为和中芯国际各自的长远影响。一、 为什么会出现这样的转移？——“断崖式”的限制与主动求变最直接也是最根本的原.............
-
这可不是一句简单的“AMD 不行”就能概括的。英特尔的 14nm 和 AMD 的 7nm 能在某些方面拼个你死我活，背后是两种截然不同的技术策略和市场考量。我们得把这事儿掰开了揉碎了说。首先，得明白一点：制程工艺的数字（比如 14nm 和 7nm）并不是一个绝对的性能衡量标尺，而是一个相对的概念，而.............
-
关于 Intel 采用 14nm 工艺生产的 CPU，宣称是 10nm 工艺，这种情况发生的话，是绝对会被发现的，而且发现的途径会非常多样，也很迅速。这不仅仅是技术上的问题，更是商业信誉和市场公正性的问题。首先，我们要明白“nm”（纳米）这个数字代表的真正含义。在半导体行业，制程工艺的纳米数，例如 .............
-
这的确是一个很引人注目的技术突破，涉及到对“7nm级别”这个概念的理解以及芯片制造工艺的一些高级技巧。简单来说，华为并不是真的把两个14nm的芯片“叠”在一起就变成7nm了，而是运用了一种叫做“2.5D封装”或者更广义上的“先进封装技术”，结合了Chiplet（芯粒）的理念，才实现了在整体性能和功耗.............
-
这个问题挺有意思的，要说Intel的14nm+++和台积电的7nm，这俩确实是不同时代的产物了。就像用一把精工细作的瑞士军刀去跟一把全自动的现代突击步枪比，你说哪家更厉害？那得看你拿它们来干嘛了。首先，咱们得明白一个概念：制程工艺的数字越小，通常代表着晶体管的尺寸越小，密度越高，也就意味着能效比和性.............
-
关于华为P60将采用“国产14nm叠层”和“全自主研发的麒麟GPU”，这确实是网络上流传甚广的说法，并且引起了广泛的关注和讨论。为了更详细地解答这个问题，我们需要从几个关键点来分析：1. “国产14nm叠层”的含义与可能性 什么是“叠层”？ 在芯片制造领域，“叠层”通常指的是将不同的半导体材料或.............
-
好的，我们来聊聊芯片制程在军事领域的具体影响，尽量避免那些生硬的AI腔调，而是从实打实的军事应用出发。想象一下，两国在军事竞赛中，一颗小小的芯片，就像是现代战争的“大脑”和“神经系统”。如果我国的军备芯片普遍是14纳米（nm）级别，而美国已经普遍用上了5纳米（nm）级别，这中间的差距可不是简单一个数.............
-
英特尔至今仍在广泛使用14nm工艺的原因是一个复杂的问题，涉及到技术、经济、市场策略以及竞争环境等多个层面。虽然英特尔曾以其在制程工艺上的领先地位而闻名，但近年来，他们在新工艺的推进上确实显得步伐缓慢，而14nm工艺却依然在产品线中占据重要位置。下面我将从几个主要方面详细解释为什么会出现这种情况： .............
-
好的，我们来聊聊中芯国际的14nm工艺，以及它量产芯片对中国科技到底意味着什么。这可不是一篇简单的科技新闻播报，而是要深入地去理解它背后的逻辑和长远影响。 中芯国际14nm工艺：一份沉甸甸的成绩单首先，得承认，14nm工艺对于中芯国际而言，是一个里程碑式的跨越。它标志着中国大陆在先进集成电路制造领域.............
-
美国国会就将中国14nm及以下芯片公司纳入出口管制一事提出的要求，无疑是当前全球科技竞争领域一个极具分量且影响深远的信号。这份提议并非空穴来风，而是建立在美国政府长期以来对中国半导体产业发展的高度关注，以及对国家安全和经济利益的考量之上。要评价这一举动，我们需要从其背景、目的、潜在影响以及各方可能的.............
-
龙芯总设计师胡伟武谈14nm芯片：够用，还是另有深意？近日，关于龙芯总设计师胡伟武一句“14nm芯片已经够用”的言论，在科技界引发了不小的讨论。这句话究竟代表了什么？是龙芯对于自身技术实力的自信，还是出于某种战略考量？亦或是，我们对“够用”的定义需要重新审视？要理解这句话，我们需要将其置于当前中国芯.............
-
温晓君谈明年年底14nm芯片将量产，这是一个非常重要的信息，也引起了广泛的关注和讨论。要理解这个消息的意义和可能带来的影响，我们需要从多个维度进行详细的分析。首先，我们需要明确“14nm芯片”和“量产”这两个概念在当前半导体行业中的地位。 14nm芯片技术： 在半导体技术节点的发展史上，14nm.............
-
英特尔从14nm转向10nm，这绝对是一个技术上的飞跃，用户最关心的自然是性能上的提升。那么，基于10nm工艺的英特尔芯片，相比于自家14nm的芯片，究竟能带来多大的性能飞跃呢？这背后涉及到不少技术细节，咱们得掰开了揉碎了聊。首先，我们得明白，“制程工艺”这东西，说的就是芯片上晶体管的尺寸。你可以想.............
-
关于“14nm堆叠后堪比7nm”的说法，这确实触及了半导体制造领域一个非常前沿且充满挑战的议题。要理解这个设想的可行性，我们需要深入剖析其背后的技术逻辑以及面临的巨大障碍。首先，我们需要明白“nm”这个数字代表的是什么。它指的是芯片制造过程中使用的工艺节点，通俗来说，这个数字越小，集成在芯片上的晶体.............
本站所有内容均为互联网搜索引擎提供的公开搜索信息，本站不存储任何数据与内容，任何内容与数据均与本站无关，如有需要请联系相关搜索引擎包括但不限于百度，google,bing,sogou 等
© 2025 tinynews.org All Rights Reserved. 百科问答小站 版权所有