对苹果不熟,觉得ARM 突破是有机会的。
相关的一个话题可以评论下,苹果的arm就是比高通三星和华为的功耗低。
一个很大的原因是苹果收购了一家 Intrinsity 。做domino 动态的。
2010 Intrinsity (semiconductors). $121 million
这个技术门槛没有想象的高。国内可以做。
硬件是国内的强项。
因为官方披露的技术细节着实不多,如下仅揣测性的谈谈有可能的一个创新亮点:
算一算SoC上的模块建的搬数带宽就很了不起。并猜测M1的mem底层结构不是传统构型的,Mem fabric(mem over fabric) 也许是最可期待的亮点;可能体现在:各种xPU通过高速fabric访问mem pool,那就是多通道了,加上倘若不必与CPU同步时序,那么集成显核的传统瓶颈也就因此弱化甚至不存在了;以及在此基础上能够把mem pool一体化也是不凡,推想未来可能有机会演进SCM结构咯~
展开一点说,我们知道PC上的显存共享是按地址划分,即使双通道,GPU还是受制于总线访问速度,还要跟CPU分时序…,倘若用高速fabric,则xPU之间的工作频率甚至不需要同步了(SerDes本身不受总线频率驱动 也不传送时钟信号)。当然,有关fabric细节是不会披露的设计秘密,特别是底层PHY,还包括各种xPU访问的topology/ 时序/ 冲突解决机制等等;
目前,只能猜测它的多通道topology,那么多xPU能够异步大带宽工作的话就很了不起(总线只是对CPU而言,GPU和NPU可以是单纯数据驱动的),所以mem pool底层设计就可能大有文章。简单举例,GDDR4比DDR4快一倍,倘若在传统设计里,GPU和CPU一旦要共享mem,理论上GPU就是降半速运行,这是挂传统总线的弊端,只能有一个时钟;设想用fabric,可能突破点就在于允许xPU工作在不同时钟上,这样GPU就不必降速了。
此外,过往惯例上讲,增加了那么多cache/buffer的代价,是指令周期得加,不提高频率的话,个别操作就显得慢(比如高IPC的任务 - 但是M1是降频加了超宽的8发射架构来实现高IPC),当然升频的话相信流水线也会增加;且PC这个form factor要严肃考虑向后兼容性了,手机就不必考虑。猜想那位主管设计的SVP还是把老东家(INTC)的祖传手艺传承了一些。
当然这些仅仅猜测,具体看1-2个月后的某友商或某Lab披露的反工分析报告吧;当然TSMC知晓的信息只会更清楚。
其他方面的高含量创新也有亮点,比如应该HT/MT支持很好的Rosetta 2,当然Rosetta BT必然涉及内情和幕后交易的(内闻当年把Power迁移到x86,INTC出了300个NRE工程师,微软肯定帮手的,总算把手里藏了十几年的底层代码拿出来变现了), 否则BT不可能这么快点亮的。
下次单独讨论一篇Rosetta项目吧。
本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度,google,bing,sogou 等
© 2025 tinynews.org All Rights Reserved. 百科问答小站 版权所有